JPH0220937A - 同期検出回路 - Google Patents
同期検出回路Info
- Publication number
- JPH0220937A JPH0220937A JP63171409A JP17140988A JPH0220937A JP H0220937 A JPH0220937 A JP H0220937A JP 63171409 A JP63171409 A JP 63171409A JP 17140988 A JP17140988 A JP 17140988A JP H0220937 A JPH0220937 A JP H0220937A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- display signal
- synchronization pattern
- alarm display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title abstract description 6
- 238000001514 detection method Methods 0.000 claims description 31
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
伝送路を介して伝送されるデータ中挿入されるフレーム
同期パターンを検出して同期を取る同期検出回路に関し
、 ＡｉＳ信号解除直後に入力する受信データによる擬似同
期引き込み率を低下させ同期状態復帰時間の短縮を図る
ことが出来る同期検出回路を提供することを目的とし、 １フレーム又は複数フレーム中の“Ｏ”の個数を検出し
て、それが所定値以下の場合アラームとして表示するア
ラーム表示信号がオンの場合、アラーム表示信号が完全
にオフになるまで受信データの入力を新に設けたオール
“０”発生手段にて阻止すると共に、アラーム表示信号
のアクセスによりオール″０”発生手段からオール“Ｏ
”データを送出し、当該１フレーム又は複数フレーム中
の“Ｏ゛の個数が所定値以上になり、アラーム表示信号
がオフになった時点でオール“０″発生手段を介して受
信された受信データ中からフレーム同期パターンをフレ
ーム同期パターン検出手段にて検出し、伝送データの同
期を取るように構成する。
同期パターンを検出して同期を取る同期検出回路に関し
、 ＡｉＳ信号解除直後に入力する受信データによる擬似同
期引き込み率を低下させ同期状態復帰時間の短縮を図る
ことが出来る同期検出回路を提供することを目的とし、 １フレーム又は複数フレーム中の“Ｏ”の個数を検出し
て、それが所定値以下の場合アラームとして表示するア
ラーム表示信号がオンの場合、アラーム表示信号が完全
にオフになるまで受信データの入力を新に設けたオール
“０”発生手段にて阻止すると共に、アラーム表示信号
のアクセスによりオール″０”発生手段からオール“Ｏ
”データを送出し、当該１フレーム又は複数フレーム中
の“Ｏ゛の個数が所定値以上になり、アラーム表示信号
がオフになった時点でオール“０″発生手段を介して受
信された受信データ中からフレーム同期パターンをフレ
ーム同期パターン検出手段にて検出し、伝送データの同
期を取るように構成する。
本発明は、伝送路を介して伝送されるデータ中挿入され
るフレーム同期パターンを検出して同期を取る同期検出
回路に関する。
るフレーム同期パターンを検出して同期を取る同期検出
回路に関する。
例えば、１フレーム又は複数フレームのデータを伝送す
るに当たり、受信側で同期を取るだめに所定フレーム同
期パターンを挿入して伝送し、それを受信側で検出する
ことにより受信データの同期を取る方式がある。
るに当たり、受信側で同期を取るだめに所定フレーム同
期パターンを挿入して伝送し、それを受信側で検出する
ことにより受信データの同期を取る方式がある。
このような同期処理を行うためには、受信するデータが
正確である必要がある。
正確である必要がある。
第４図は従来例を説明するブロック図、第５図は従来例
におけるタイムチャートを説明する図、第６図はデータ
フレームの構成状況を説明する図をそれぞれ示す。
におけるタイムチャートを説明する図、第６図はデータ
フレームの構成状況を説明する図をそれぞれ示す。
第４図は受信側の一部の回路構成を示し、符号２０は受
信データＬＤＡＴＡＲ中に含まれるフレーム同期パター
ンを検出するフレーム同期パターン検出回路であり、 符号３０は所定フレーム中の受信データＬＤＡＴＡＲ中
の“０”の個数を検出して予め設定されている個数以上
か否かを判定して所定個数以下の場合アラーム信号とし
てＡｉＳ信号を出力するＡｉＳ検出回路である。
信データＬＤＡＴＡＲ中に含まれるフレーム同期パター
ンを検出するフレーム同期パターン検出回路であり、 符号３０は所定フレーム中の受信データＬＤＡＴＡＲ中
の“０”の個数を検出して予め設定されている個数以上
か否かを判定して所定個数以下の場合アラーム信号とし
てＡｉＳ信号を出力するＡｉＳ検出回路である。
又、フレーム同期パターン検出回路２０はシリアルな受
信データＬＤＡＴＡＩ？をパラレルなデータに変換する
シフトレジスタ２１と、 シフトレジスタ２１からのパラレルデータを記憶するメ
モリ （ＲＡＭ）２２と、 メモリ （ＲＡＭ）２２に記憶しているパラレルデータ
を読出しラッチするフリップフロップ（以下Ｆ、Ｆと称
する）２３と、 シフトレジスタ２１からのパラレルデータとＦ。
信データＬＤＡＴＡＩ？をパラレルなデータに変換する
シフトレジスタ２１と、 シフトレジスタ２１からのパラレルデータを記憶するメ
モリ （ＲＡＭ）２２と、 メモリ （ＲＡＭ）２２に記憶しているパラレルデータ
を読出しラッチするフリップフロップ（以下Ｆ、Ｆと称
する）２３と、 シフトレジスタ２１からのパラレルデータとＦ。
Ｆ２３にラッチしているパラレルデータとの論理積演算
を行う論理積回路２４とを具備して構成されている。
を行う論理積回路２４とを具備して構成されている。
第４図に於いて、符号ＣＬＫＲはデータ処理タイミング
であるデータクロックであり、符号ＸＣＬＫＲはデータ
クロックＣＬＫＲの逆位相を示すクロックであり、符号
ＷＥはメモリ（ＲＡＭ）２２に対するライトイネーブル
信号であり、符号ＲＡＭＬＤはメモリ （ＲＡＭ）２２
のデータをＦ。
であるデータクロックであり、符号ＸＣＬＫＲはデータ
クロックＣＬＫＲの逆位相を示すクロックであり、符号
ＷＥはメモリ（ＲＡＭ）２２に対するライトイネーブル
信号であり、符号ＲＡＭＬＤはメモリ （ＲＡＭ）２２
のデータをＦ。
Ｆ２３にロードするための信号であり、符号ＡＯ〜Ａ７
は８ビツトのアドレスデータである。
は８ビツトのアドレスデータである。
尚、受信データＬＤＡＴＡＲ以外の上述の各種信号。
タイミング、データは図示省略している信号発生部や制
御部から出力されるものとする。
御部から出力されるものとする。
次に、本例で伝送されるデータのフレームフォーマット
は６．３ＭＨｚマルチフレームの場合を例に取っており
、その構成を第６図に示す。
は６．３ＭＨｚマルチフレームの場合を例に取っており
、その構成を第６図に示す。
即ち、１マルチフレーム（１２５μｓ、７８９ビツト）
は、８ビツトを１チヤネル（ＣＨ）として９６チヤネル
（ＣＨ）でデータを伝送し、３つのサブブロック（２ブ
ロツクがそれぞれ８ビツトで１ブロツクが５ビツト）で
管理／制御ビットを伝送する。
は、８ビツトを１チヤネル（ＣＨ）として９６チヤネル
（ＣＨ）でデータを伝送し、３つのサブブロック（２ブ
ロツクがそれぞれ８ビツトで１ブロツクが５ビツト）で
管理／制御ビットを伝送する。
尚、管理／制御ビット部分のＳＴフレームはＡｉｓ信号
出力時はオール“１″を示し、符号Ｂはハンドリンググ
ループ対局警報で警報時“０”を示し、符号Ａは対局警
報で警報時“１”を示し、符号りはデータリンクビ・７
トを示し、符号ｅｉはエラーチエツクビットをそれぞれ
示す。
出力時はオール“１″を示し、符号Ｂはハンドリンググ
ループ対局警報で警報時“０”を示し、符号Ａは対局警
報で警報時“１”を示し、符号りはデータリンクビ・７
トを示し、符号ｅｉはエラーチエツクビットをそれぞれ
示す。
又、大枠内はマルチフレームのフレーム同期パターンを
示し、このフレーム同期パターンをフレーム同期パター
ン検出回路２０で検出することにより伝送データの受信
側での同期を取ることになる。
示し、このフレーム同期パターンをフレーム同期パター
ン検出回路２０で検出することにより伝送データの受信
側での同期を取ることになる。
又、ＡｉＳ検出回路３０はこのフレーム同期パターンや
伝送データ中の“０”の個数を常に検出し、予め設定し
である個数（例えば、２個）以上であれば、正常なデー
タとし予め設定しである個数取下の場合はアラームとし
てＡｉＳ信号を送出する。
伝送データ中の“０”の個数を常に検出し、予め設定し
である個数（例えば、２個）以上であれば、正常なデー
タとし予め設定しである個数取下の場合はアラームとし
てＡｉＳ信号を送出する。
第５図は従来例のタイムチャートを示し、シフトレジス
タ２１に入力する受信データをＡｉＳ検出回路３０で監
視していて、ＡｉＳ信号がオンとなると入力してシフト
レジスタ２１に受信データとして保持した内容はエラー
データとなり、論理積回路２４での同期が取れないこと
になる。
タ２１に入力する受信データをＡｉＳ検出回路３０で監
視していて、ＡｉＳ信号がオンとなると入力してシフト
レジスタ２１に受信データとして保持した内容はエラー
データとなり、論理積回路２４での同期が取れないこと
になる。
次に、引き続きＡｉＳ検出回路３０で受信データを監視
していて、“０”の個数が予め設定している例えば２個
以上となり、ＡｉＳ信号がオフとなると、正常な受信デ
ータがシフトレジスタ２１に保持され、正規のフレーム
同期パターンが論理積回路２４で検出されることになる
。
していて、“０”の個数が予め設定している例えば２個
以上となり、ＡｉＳ信号がオフとなると、正常な受信デ
ータがシフトレジスタ２１に保持され、正規のフレーム
同期パターンが論理積回路２４で検出されることになる
。
上述のように、第４図に示す従来例ではＡｉＳ信号検出
中のフレーム同期パターンに対する対応策がなく、第５
図の斜線で示す部分のようにＡｉＳ信号解除直前（Ａ
ｉ Ｓ解除を検出してからＡｉＳ解除信号を送出するま
での間）にシフトレジスタ２１に入力し、メモリ （Ｒ
ＡＭ）２２で保持されている受信データと、ＡｉＳ信号
解除直後に入力する受信データにより擬似的にフレーム
同期パターンを検出してしまう確率が大となる。
中のフレーム同期パターンに対する対応策がなく、第５
図の斜線で示す部分のようにＡｉＳ信号解除直前（Ａ
ｉ Ｓ解除を検出してからＡｉＳ解除信号を送出するま
での間）にシフトレジスタ２１に入力し、メモリ （Ｒ
ＡＭ）２２で保持されている受信データと、ＡｉＳ信号
解除直後に入力する受信データにより擬似的にフレーム
同期パターンを検出してしまう確率が大となる。
そして、擬似的にフレーム同期パターンを引き込むこと
による同期状態への復帰に時間がかかってしまうと言う
課題がある。
による同期状態への復帰に時間がかかってしまうと言う
課題がある。
本発明は、ＡｉＳ信号解除直後に入力する受信データに
よる擬似同期引き込み率を低下させ同期状態復帰時間の
短縮を図ることが出来る同期検出回路を提供することを
目的とする。
よる擬似同期引き込み率を低下させ同期状態復帰時間の
短縮を図ることが出来る同期検出回路を提供することを
目的とする。
第１図は本発明の詳細な説明するブロック図を示す。
第１図に示す本発明の原理ブロック図中の１０は１フレ
ーム又は複数フレーム中の“０”の個数を検出して、そ
れが所定値以下の場合アラームとして表示するアラーム
表示信号がオンの場合、アラーム表示信号が完全にオフ
になるまで受信データの入力を阻止すると共に、アラー
ム表示信号のアクセスによりオール“０″データを送出
するオール“０”発生手段であり、 ２０ａは当該１フレーム又は複数フレーム中の“０”の
個数が所定値以上になり、アラーム表示信号がオフにな
った時点で オール“０”発生手段１０を介して受信さ
れた受信データ中からフレーム同期パターンヲ検出する
フレーム同期パターン検出手段であり、 かかる手段を具備することにより本課題を解決するため
の手段とする。
ーム又は複数フレーム中の“０”の個数を検出して、そ
れが所定値以下の場合アラームとして表示するアラーム
表示信号がオンの場合、アラーム表示信号が完全にオフ
になるまで受信データの入力を阻止すると共に、アラー
ム表示信号のアクセスによりオール“０″データを送出
するオール“０”発生手段であり、 ２０ａは当該１フレーム又は複数フレーム中の“０”の
個数が所定値以上になり、アラーム表示信号がオフにな
った時点で オール“０”発生手段１０を介して受信さ
れた受信データ中からフレーム同期パターンヲ検出する
フレーム同期パターン検出手段であり、 かかる手段を具備することにより本課題を解決するため
の手段とする。
１フレーム又は複数フレーム中の“０”の個数を常に監
視し、所定値以下を検出すると表示されるアラーム表示
信号がオンの場合、アラーム表示信号が完全にオフにな
るまで受信データの入力をオール“０”発生手段ｌＯに
て阻止し、しかもこのアラーム表示信号のオンによりオ
ール“０”発生手段１０からオール“０”データを送出
し、フレーム同期パターン検出手段２０ａ内に書込ませ
る。
視し、所定値以下を検出すると表示されるアラーム表示
信号がオンの場合、アラーム表示信号が完全にオフにな
るまで受信データの入力をオール“０”発生手段ｌＯに
て阻止し、しかもこのアラーム表示信号のオンによりオ
ール“０”発生手段１０からオール“０”データを送出
し、フレーム同期パターン検出手段２０ａ内に書込ませ
る。
そして、当該ｌフレーム又は複数フレーム中の“０”の
個数が所定値以上になり、アラーム表示信号がオフにな
った時点で オール“０”発生手段ｌＯを介して受信さ
れた受信データ中からフレーム同期パターンをフレーム
同期パターン検出手段２０ａにて検出するようにする。
個数が所定値以上になり、アラーム表示信号がオフにな
った時点で オール“０”発生手段ｌＯを介して受信さ
れた受信データ中からフレーム同期パターンをフレーム
同期パターン検出手段２０ａにて検出するようにする。
か（することにより、アラーム表示信号がオフになって
から、フレーム同期パターン検出手段２０ａに保持した
オール“０”データが追い出されるまでは、フレーム同
期パターンの検出をしないように構成され、擬似的にフ
レーム同期パターンを検出する確率を大幅に低下させる
ことが可能となる。
から、フレーム同期パターン検出手段２０ａに保持した
オール“０”データが追い出されるまでは、フレーム同
期パターンの検出をしないように構成され、擬似的にフ
レーム同期パターンを検出する確率を大幅に低下させる
ことが可能となる。
以下本発明の要旨を第２図、第３図に示す実施例により
具体的に説明する。
具体的に説明する。
第２図は本発明の詳細な説明するブロック図、第３図は
本発明の実施例におけるタイムチャートを説明する図を
それぞれ示す。尚、全図を通じて同一符号は同一対象物
を示す。
本発明の実施例におけるタイムチャートを説明する図を
それぞれ示す。尚、全図を通じて同一符号は同一対象物
を示す。
第２図に示す本発明の実施例は、第１図で説明したオー
ル“Ｏ″発生手段１０として、受信データＬＤＡＴＡＲ
とＡｉＳ信号の反転信号とを論理積演算する論理積回路
１０ａと、 フレーム同期パターン検出手段２０ａとして、第４図に
説明したのと同様な内容を有するフレーム同期パターン
検出回路２０とから構成した例である。
ル“Ｏ″発生手段１０として、受信データＬＤＡＴＡＲ
とＡｉＳ信号の反転信号とを論理積演算する論理積回路
１０ａと、 フレーム同期パターン検出手段２０ａとして、第４図に
説明したのと同様な内容を有するフレーム同期パターン
検出回路２０とから構成した例である。
尚、本実施例においてもＡｉＳ検出回路３０にて、第６
図に示すようなデータやフレーム同期パターン等を含む
マルチフレーム中の“０”の個数を監視し、例えば回線
断等でオール“１″になると予めＡｉＳ検出回路３０内
に設定している“Ｏ”の個数（例えば、２個）より少な
いことより、アラームとしてＡｉＳ信号を出力する。
図に示すようなデータやフレーム同期パターン等を含む
マルチフレーム中の“０”の個数を監視し、例えば回線
断等でオール“１″になると予めＡｉＳ検出回路３０内
に設定している“Ｏ”の個数（例えば、２個）より少な
いことより、アラームとしてＡｉＳ信号を出力する。
この状態における本発明の実施例は、第２図に示すよう
にＡｉＳ検出回路３０からのＡｉＳ信号と受信データは
、論理積回路１０ａにて論理積演算してシフトレジスタ
２１へ書き込みパラレルデータに変換する。
にＡｉＳ検出回路３０からのＡｉＳ信号と受信データは
、論理積回路１０ａにて論理積演算してシフトレジスタ
２１へ書き込みパラレルデータに変換する。
もし、ＡｉＳ信号がオンの期間中はＡｉＳ信号と受信デ
ータの論理積演算結果が全てオール“０”として出力さ
れ、このオール“０″がシフトレジスタ２１へ書き込ま
れることになる。従って、この間は論理積回路２４では
フレーム同期パターンを非同期として検出する。
ータの論理積演算結果が全てオール“０”として出力さ
れ、このオール“０″がシフトレジスタ２１へ書き込ま
れることになる。従って、この間は論理積回路２４では
フレーム同期パターンを非同期として検出する。
次に、ＡｉＳ信号の出力がオフになりＡｉＳ信号出力が
解除されても、それまでにシフトレジスタ２１へ保持し
ているオール″０”が追い出されるまで（即ち、第３図
に示すＡｉＳ解除検出点からＡｉＳ解除信号送出点まで
の期間）フレーム同期パターン検出回路２０は、フレー
ム同期パターンの検出を行わない。
解除されても、それまでにシフトレジスタ２１へ保持し
ているオール″０”が追い出されるまで（即ち、第３図
に示すＡｉＳ解除検出点からＡｉＳ解除信号送出点まで
の期間）フレーム同期パターン検出回路２０は、フレー
ム同期パターンの検出を行わない。
そして、シフトレジスタ２１へ保持していたオール“０
”が追い出され、次の保持データフレームが同期パター
ン検出回路２０へ出力されてからフレーム同期パターン
検出回路２０はフレーム同期パターンの検出を開始する
・ 従って、第３図に示すＡｉＳ解除検出直後に受信を開始
する受信データとＡｉＳ解除前のシフトレジスタ２１の
保持データとで擬似的にフレーム同期パターンを検出す
る確率が低下し、この擬似同期引き込みにより同期復帰
時間が長くしなることが解消される。
”が追い出され、次の保持データフレームが同期パター
ン検出回路２０へ出力されてからフレーム同期パターン
検出回路２０はフレーム同期パターンの検出を開始する
・ 従って、第３図に示すＡｉＳ解除検出直後に受信を開始
する受信データとＡｉＳ解除前のシフトレジスタ２１の
保持データとで擬似的にフレーム同期パターンを検出す
る確率が低下し、この擬似同期引き込みにより同期復帰
時間が長くしなることが解消される。
以上のような本発明によれば、ＡｉＳ解除後の擬似同期
の引き込み率を低下させ、同期復帰時間を短縮させる効
果がある。
の引き込み率を低下させ、同期復帰時間を短縮させる効
果がある。
第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は本発明の
実施例におけるタイムチャートを説明する図、 第４図は従来例を説明するブロック図、第５図は従来例
におけるタイムチャートを説明する図、 第９６図はデータフレームの構成状況を説明する図をそ
れぞれ示す。 図において、 １０はオール“０”発生手段、 １０ａ、２４は論理積回路、 ２０はフレーム同期パターン検出回路、２０ａはフレー
ム同期パターン検出手段、２１はシフトレジスタ、 ２２はメモリ （ＲＡＭ）、 ２３はフリップフロップ（Ｆ、Ｆ）、 ３０はＡｉＳ検出回路、 をそれぞれ示す。 本発明の詳細な説明するブロック図 第１図 状態 本発明の実施例におけるタイムチャ 第３図 トを説明する図 状態 従来例におけるタイムチャートを説明する図第５図 ネ密Ｂ月のりＳ′□Ｚ弓セ２イセ２４勾Ｐ２日月−づ−
るフ゛口・・７７図従来４り゛長説明するプロ・７９図 ３４ 区
本発明の詳細な説明するブロック図、第３図は本発明の
実施例におけるタイムチャートを説明する図、 第４図は従来例を説明するブロック図、第５図は従来例
におけるタイムチャートを説明する図、 第９６図はデータフレームの構成状況を説明する図をそ
れぞれ示す。 図において、 １０はオール“０”発生手段、 １０ａ、２４は論理積回路、 ２０はフレーム同期パターン検出回路、２０ａはフレー
ム同期パターン検出手段、２１はシフトレジスタ、 ２２はメモリ （ＲＡＭ）、 ２３はフリップフロップ（Ｆ、Ｆ）、 ３０はＡｉＳ検出回路、 をそれぞれ示す。 本発明の詳細な説明するブロック図 第１図 状態 本発明の実施例におけるタイムチャ 第３図 トを説明する図 状態 従来例におけるタイムチャートを説明する図第５図 ネ密Ｂ月のりＳ′□Ｚ弓セ２イセ２４勾Ｐ２日月−づ−
るフ゛口・・７７図従来４り゛長説明するプロ・７９図 ３４ 区
Claims (1)
- 所定同期パターンを検出することにより伝送データの同
期を取る同期検出回路であって、１フレーム又は複数フ
レーム中の“０”の個数を検出して、それが所定値以下
の場合アラームとして表示するアラーム表示信号がオン
の場合、前記アラーム表示信号が完全にオフになるまで
受信データの入力を新に設けたオール“０”発生手段（
１０）にて阻止すると共に、前記アラーム表示信号のア
クセスにより前記オール“０”発生手段（１０）からオ
ール“０”データを送出し、当該１フレーム又は複数フ
レーム中の“０”の個数が所定値以上になり、前記アラ
ーム表示信号がオフになった時点で前記オール“０”発
生手段（１０）を介して受信された受信データ中からフ
レーム同期パターンをフレーム同期パターン検出手段（
２０ａ）にて検出し、伝送データの同期を取ることを特
徴とする同期検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63171409A JPH0220937A (ja) | 1988-07-08 | 1988-07-08 | 同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63171409A JPH0220937A (ja) | 1988-07-08 | 1988-07-08 | 同期検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0220937A true JPH0220937A (ja) | 1990-01-24 |
Family
ID=15922610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63171409A Pending JPH0220937A (ja) | 1988-07-08 | 1988-07-08 | 同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0220937A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334646A (ja) * | 1993-05-19 | 1994-12-02 | Nec Corp | フレーム伝送装置 |
| JPH0884138A (ja) * | 1994-09-14 | 1996-03-26 | Nec Corp | 伝送路同期検出システム |
-
1988
- 1988-07-08 JP JP63171409A patent/JPH0220937A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334646A (ja) * | 1993-05-19 | 1994-12-02 | Nec Corp | フレーム伝送装置 |
| JPH0884138A (ja) * | 1994-09-14 | 1996-03-26 | Nec Corp | 伝送路同期検出システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0220937A (ja) | 同期検出回路 | |
| JPS5939939B2 (ja) | 同期転送制御方式 | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| JPH1065660A (ja) | フレーム同期回路 | |
| JPH03259639A (ja) | フレーム同期方式 | |
| JP2833593B2 (ja) | マルチフレーム同期装置 | |
| JPH11187006A (ja) | Ｐｃｍディジタル通信装置 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| KR100270335B1 (ko) | 동기보호정보를순회시킨프레임동기장치 | |
| JPS62169539A (ja) | 多点監視フレ−ム同期方式 | |
| JPS61101139A (ja) | シンク検出装置 | |
| JPH0481030A (ja) | フレーム同期回路 | |
| JPH03183231A (ja) | 擬似同期防止回路 | |
| JPH04239832A (ja) | フレーム同期回路 | |
| JPH11239121A (ja) | ディジタル通信装置 | |
| JPH0661965A (ja) | 同期制御方式 | |
| JPH04158641A (ja) | フレーム同期回路 | |
| JPH05100764A (ja) | 低電力化伝送装置 | |
| JPH03117235A (ja) | フレーム同期回路 | |
| JPH08107408A (ja) | フレーム同期式伝送データの解読方法 | |
| JPH06188949A (ja) | データ断検出回路 | |
| JPH0410725A (ja) | ビット同期回路 | |
| JPH0317257B2 (ja) | ||
| JPH06164571A (ja) | 同期検出回路 | |
| JPH02156743A (ja) | フレーム同期保護方式 |