JPH0661965A - 同期制御方式 - Google Patents
同期制御方式Info
- Publication number
- JPH0661965A JPH0661965A JP4209003A JP20900392A JPH0661965A JP H0661965 A JPH0661965 A JP H0661965A JP 4209003 A JP4209003 A JP 4209003A JP 20900392 A JP20900392 A JP 20900392A JP H0661965 A JPH0661965 A JP H0661965A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- bit
- pattern
- timing
- stuff
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明は、スタッフ多重方式の伝送装置にお
いて、受信フレーム上のフレームパターンを基準として
そのフレーム上に多重化された各伝送チャネルの分離に
必要な時間基準を得る同期制御方式に関し、フレーム構
成を変更せずに、効率的に擬似同期を防止できる同期制
御方式を提供することを目的とする。 【構成】 同期語およびスタッフビットを含んだフレー
ムを与えるビット列について、そのビット列上に前記同
期語が検出されたタイミングを基準としてビット数の計
数を行うことにより前記フレーム上の位置を検出するタ
イミング抽出手段１１と、タイミング抽出手段１１によ
って検出されたフレーム上の位置にあるスタッフビット
のビットパターンと予め決定されたビットパターンとを
比較し、その比較の結果に応じて前記計数のタイミング
をシフトさせる制御手段１３とを備えて構成される。
いて、受信フレーム上のフレームパターンを基準として
そのフレーム上に多重化された各伝送チャネルの分離に
必要な時間基準を得る同期制御方式に関し、フレーム構
成を変更せずに、効率的に擬似同期を防止できる同期制
御方式を提供することを目的とする。 【構成】 同期語およびスタッフビットを含んだフレー
ムを与えるビット列について、そのビット列上に前記同
期語が検出されたタイミングを基準としてビット数の計
数を行うことにより前記フレーム上の位置を検出するタ
イミング抽出手段１１と、タイミング抽出手段１１によ
って検出されたフレーム上の位置にあるスタッフビット
のビットパターンと予め決定されたビットパターンとを
比較し、その比較の結果に応じて前記計数のタイミング
をシフトさせる制御手段１３とを備えて構成される。
Description
【０００１】
【産業上の利用分野】本発明は、スタッフ多重化方式の
伝送装置において、受信フレーム上のフレームパターン
の検出タイミングを基準としてそのフレーム上に多重化
された各伝送チャネルの分離に必要な時間基準を得る同
期制御方式に関する。
伝送装置において、受信フレーム上のフレームパターン
の検出タイミングを基準としてそのフレーム上に多重化
された各伝送チャネルの分離に必要な時間基準を得る同
期制御方式に関する。
【０００２】
【従来の技術】ディジタル通信網の局間を結ぶ伝送路に
接続された伝送装置では、一般に、その伝送路の伝送速
度が速く、かつ各局が非同期に送受信を行うことを前提
として効率的な同期制御を行うために、各フレームに多
重化すべき複数のチャネルの伝送情報をこれらのチャネ
ルよりわずかに早い速度で取り込んで一旦記憶し、その
情報を一定の速度で読み出して各チャネルの速度差を吸
収するスタッフビットと、所定のフレームパターンとを
付加して送信フレームを構成するスタッフ多重化方式が
採用される。
接続された伝送装置では、一般に、その伝送路の伝送速
度が速く、かつ各局が非同期に送受信を行うことを前提
として効率的な同期制御を行うために、各フレームに多
重化すべき複数のチャネルの伝送情報をこれらのチャネ
ルよりわずかに早い速度で取り込んで一旦記憶し、その
情報を一定の速度で読み出して各チャネルの速度差を吸
収するスタッフビットと、所定のフレームパターンとを
付加して送信フレームを構成するスタッフ多重化方式が
採用される。
【０００３】図４は、従来の同期制御方式の一例を示す
図である。図において、フレームパターン検出部４１の
データ入力には対向局から受信されたデータが入力さ
れ、その一致出力はアンドゲート４２1 の一方の入力に
接続される。アンドゲート４２1 の出力は、前方保護部
４３の初期設定入力および後方保護部４４のカウント入
力に接続される。フレームパターン検出部４１の不一致
出力はアンドゲート４２2 の一方の入力に接続され、そ
の出力は前方保護部４３のカウント入力、後方保護部４
４の初期設定入力およびナンドゲート４５の一方の入力
に接続される。ナンドゲート４５の出力はアンドゲート
４６の一方の入力に接続され、その出力はフレームカウ
ンタ４７の入力に接続される。フレームカウンタ４７の
一方の出力はフレームパターン検出部４１のフレームタ
イミング入力に接続され、フレームカウンタ４７の他方
の出力はアンドゲート４２1 、４２2 の他方の入力に接
続される。フレームパターン検出部４１のクロック入力
およびアンドゲート４６の他方の入力には、クロックＣ
Ｋが与えられる。前方保護部４３の出力はフリップフロ
ップ４８のセット入力Ｓに接続され、後方保護部４４の
出力はフリッフフロップ４８のリセット入力Ｒに接続さ
れる。フリップフロップ４８の非反転出力Ｑはナンドゲ
ート４５の他方の入力および後段に同期外れを示す警報
信号を与え、フリップフロップ４８の反転出力Ｑ- の出
力は後段に同期状態を示す同期判定信号を得える。
図である。図において、フレームパターン検出部４１の
データ入力には対向局から受信されたデータが入力さ
れ、その一致出力はアンドゲート４２1 の一方の入力に
接続される。アンドゲート４２1 の出力は、前方保護部
４３の初期設定入力および後方保護部４４のカウント入
力に接続される。フレームパターン検出部４１の不一致
出力はアンドゲート４２2 の一方の入力に接続され、そ
の出力は前方保護部４３のカウント入力、後方保護部４
４の初期設定入力およびナンドゲート４５の一方の入力
に接続される。ナンドゲート４５の出力はアンドゲート
４６の一方の入力に接続され、その出力はフレームカウ
ンタ４７の入力に接続される。フレームカウンタ４７の
一方の出力はフレームパターン検出部４１のフレームタ
イミング入力に接続され、フレームカウンタ４７の他方
の出力はアンドゲート４２1 、４２2 の他方の入力に接
続される。フレームパターン検出部４１のクロック入力
およびアンドゲート４６の他方の入力には、クロックＣ
Ｋが与えられる。前方保護部４３の出力はフリップフロ
ップ４８のセット入力Ｓに接続され、後方保護部４４の
出力はフリッフフロップ４８のリセット入力Ｒに接続さ
れる。フリップフロップ４８の非反転出力Ｑはナンドゲ
ート４５の他方の入力および後段に同期外れを示す警報
信号を与え、フリップフロップ４８の反転出力Ｑ- の出
力は後段に同期状態を示す同期判定信号を得える。
【０００４】このような同期制御方式では、フレームパ
ターン検出部４１は、クロックＣＫに同期して上述した
データを取り込み、フレームカウンタ４７から通知され
るフレームパターンの受信タイミングにそのパターンに
一致したビット列が受信されたか否かを判定する。フレ
ームパターン検出部４１は、このような判定によりフレ
ームパターンが検出されない場合には、アンドゲート４
２2 、ナンドゲート４５およびアンドゲート４６を介し
てフレームカウンタ４７に与えるクロックのタイミング
を一周期分シフトさせる。したがって、フレームパター
ン検出部４１は、上述した動作を反復して受信された直
列データについてフレームパターンの検索処理を行う。
ターン検出部４１は、クロックＣＫに同期して上述した
データを取り込み、フレームカウンタ４７から通知され
るフレームパターンの受信タイミングにそのパターンに
一致したビット列が受信されたか否かを判定する。フレ
ームパターン検出部４１は、このような判定によりフレ
ームパターンが検出されない場合には、アンドゲート４
２2 、ナンドゲート４５およびアンドゲート４６を介し
てフレームカウンタ４７に与えるクロックのタイミング
を一周期分シフトさせる。したがって、フレームパター
ン検出部４１は、上述した動作を反復して受信された直
列データについてフレームパターンの検索処理を行う。
【０００５】後方保護部４４は、このようにしてフレー
ムパターンが検出されると、フレームパターン検出部４
１からアンドゲート４２1 を介して与えられる一致信号
に応じてその検出の回数をカウントする。また、フレー
ムカウンタ４７は、フレームパターン検出部４１から不
一致信号が出力されないので、後続のフレームについて
も、フレームパターン検出部４１に同じタイミングでフ
レームパターンの検出タイミングを通知する。したがっ
て、このようにして検出されたフレームパターンがフレ
ーム上に配置された伝送情報のビット列と偶発的に一致
したものでなければ、フレームパターン検出部４１は後
続の各フレームでも次々に一致信号を出力し、後方保護
部４４はその信号の数が所定値に達すると同期検出信号
を出力する。フリップフロップ４８はこのような同期検
出信号に応じてリセットされるので、その反転出力Ｑ-
にはアクティブ（ハイ）レベルの同期判定信号が出力さ
れ、かつ非反転出力Ｑには非アクティブ（ロー）レベル
の警報信号が出力される。さらに、このような警報信号
に応じて、アンドゲート４６は上述した不一致信号の論
理値の如何にかかわらずナンドゲート４５を介して開放
されるので、フレームカウンタ４７は後続フレームのフ
レームパターンについて同じ検出タイミングを出力す
る。
ムパターンが検出されると、フレームパターン検出部４
１からアンドゲート４２1 を介して与えられる一致信号
に応じてその検出の回数をカウントする。また、フレー
ムカウンタ４７は、フレームパターン検出部４１から不
一致信号が出力されないので、後続のフレームについて
も、フレームパターン検出部４１に同じタイミングでフ
レームパターンの検出タイミングを通知する。したがっ
て、このようにして検出されたフレームパターンがフレ
ーム上に配置された伝送情報のビット列と偶発的に一致
したものでなければ、フレームパターン検出部４１は後
続の各フレームでも次々に一致信号を出力し、後方保護
部４４はその信号の数が所定値に達すると同期検出信号
を出力する。フリップフロップ４８はこのような同期検
出信号に応じてリセットされるので、その反転出力Ｑ-
にはアクティブ（ハイ）レベルの同期判定信号が出力さ
れ、かつ非反転出力Ｑには非アクティブ（ロー）レベル
の警報信号が出力される。さらに、このような警報信号
に応じて、アンドゲート４６は上述した不一致信号の論
理値の如何にかかわらずナンドゲート４５を介して開放
されるので、フレームカウンタ４７は後続フレームのフ
レームパターンについて同じ検出タイミングを出力す
る。
【０００６】しかし、フレーム同期が確立する前に、検
出されたフレームパターンがフレーム上に配置された伝
送情報のビット列と偶発的に一致したものであると、後
続のフレーム周期ではフレームパターン検出部４１から
不一致信号が出力されて後方保護部４４内のカウント値
は初期設定され、かつフレームカウンタ４７に与えられ
るクロックのタイミングはアンドゲート４２2 、ナンド
ゲート４５およびアンドゲート４６を介して一周期分シ
フトされる。したがって、各部では、上述したフレーム
パターンの検出に基づく同期確立の処理が再開される。
出されたフレームパターンがフレーム上に配置された伝
送情報のビット列と偶発的に一致したものであると、後
続のフレーム周期ではフレームパターン検出部４１から
不一致信号が出力されて後方保護部４４内のカウント値
は初期設定され、かつフレームカウンタ４７に与えられ
るクロックのタイミングはアンドゲート４２2 、ナンド
ゲート４５およびアンドゲート４６を介して一周期分シ
フトされる。したがって、各部では、上述したフレーム
パターンの検出に基づく同期確立の処理が再開される。
【０００７】また、同期確立した後の状態では、受信さ
れたデータのビット誤りその他に起因してフレームパタ
ーン検出部４１から不一致信号が出力されると、後方保
護部４４内のカウント値は初期設定され、前方保護部４
３はその不一致信号の数をカウントするが、このような
不一致信号が後続の各フレーム周期で所定の回数にわた
り連続して与えられない限り、アンドゲート４２1 を介
して与えられる一致信号によりそのカウント値は初期設
定されるのでフリップフロップ４８の状態は保存され、
フレームカウンタ４７のカウントタイミングは一定に保
たれる。
れたデータのビット誤りその他に起因してフレームパタ
ーン検出部４１から不一致信号が出力されると、後方保
護部４４内のカウント値は初期設定され、前方保護部４
３はその不一致信号の数をカウントするが、このような
不一致信号が後続の各フレーム周期で所定の回数にわた
り連続して与えられない限り、アンドゲート４２1 を介
して与えられる一致信号によりそのカウント値は初期設
定されるのでフリップフロップ４８の状態は保存され、
フレームカウンタ４７のカウントタイミングは一定に保
たれる。
【０００８】しかし、反対に不一致信号が後続のフレー
ムでも所定の回数に渡って連続して与えられると、前方
保護部４３は、フリップフロップ４８をセットすること
により後段にアクティブ（ハイ）レベルの警報信号を与
え、かつナンドゲート４５を開放状態に設定する。した
がって、フレームカウンタ４７に与えられるクロックの
タイミングは、フレームパターン検出部４１からアンド
ゲート４２2 、４５、４６を介して与えられる不一致信
号に応じてシフトし、上述したフレーム同期の確立に向
けた手順が再開される。
ムでも所定の回数に渡って連続して与えられると、前方
保護部４３は、フリップフロップ４８をセットすること
により後段にアクティブ（ハイ）レベルの警報信号を与
え、かつナンドゲート４５を開放状態に設定する。した
がって、フレームカウンタ４７に与えられるクロックの
タイミングは、フレームパターン検出部４１からアンド
ゲート４２2 、４５、４６を介して与えられる不一致信
号に応じてシフトし、上述したフレーム同期の確立に向
けた手順が再開される。
【０００９】
【発明が解決しようとする課題】ところで、このような
従来の同期制御方式では、一般に、無通話状態にある伝
送チャネルの伝送情報や上述したスタッフビットのよう
な一定のビットパターンを形成するビット列にスクラン
ブル処理その他のビット演算が施されると、フレームパ
ターンに一致したビット列が発生する確率が高い。ま
た、このような不正規のフレームパターンがフレーム周
期毎に規則的に生成された場合には、誤って同期引き込
みを行う擬似同期が発生するが、このような擬似同期を
検出して同期引き込み処理を速やかに再開することは行
われていなかった。このような場合には、伝送装置で
は、フレーム上に配置された各伝送情報を正しく分離し
て処理することができず、正常な通信が阻害される場合
があった。
従来の同期制御方式では、一般に、無通話状態にある伝
送チャネルの伝送情報や上述したスタッフビットのよう
な一定のビットパターンを形成するビット列にスクラン
ブル処理その他のビット演算が施されると、フレームパ
ターンに一致したビット列が発生する確率が高い。ま
た、このような不正規のフレームパターンがフレーム周
期毎に規則的に生成された場合には、誤って同期引き込
みを行う擬似同期が発生するが、このような擬似同期を
検出して同期引き込み処理を速やかに再開することは行
われていなかった。このような場合には、伝送装置で
は、フレーム上に配置された各伝送情報を正しく分離し
て処理することができず、正常な通信が阻害される場合
があった。
【００１０】本発明は、フレーム構成を変更せずに、効
率的に擬似同期を防止できる同期制御方式を提供するこ
とを目的とする。
率的に擬似同期を防止できる同期制御方式を提供するこ
とを目的とする。
【００１１】
【課題を解決するための手段】図１は、本発明の原理ブ
ロック図である。本発明は、同期語およびスタッフビッ
トを含んだフレームを与えるビット列について、そのビ
ット列上に前記同期語が検出されたタイミングを基準と
してビット数の計数を行うことにより前記フレーム上の
位置を検出するタイミング抽出手段１１と、タイミング
抽出手段１１によって検出されたフレーム上の位置にあ
るスタッフビットのビットパターンと予め決定されたビ
ットパターンとを比較し、その比較の結果に応じて前記
計数のタイミングをシフトさせる制御手段１３とを備え
たことを特徴とする。
ロック図である。本発明は、同期語およびスタッフビッ
トを含んだフレームを与えるビット列について、そのビ
ット列上に前記同期語が検出されたタイミングを基準と
してビット数の計数を行うことにより前記フレーム上の
位置を検出するタイミング抽出手段１１と、タイミング
抽出手段１１によって検出されたフレーム上の位置にあ
るスタッフビットのビットパターンと予め決定されたビ
ットパターンとを比較し、その比較の結果に応じて前記
計数のタイミングをシフトさせる制御手段１３とを備え
たことを特徴とする。
【００１２】
【作用】本発明では、制御手段１３は、タイミング抽出
手段１１によって検出されたフレーム上の位置に基づい
て、そのフレームに付加されたスタッフビットのビット
パターンが予め決定されたビットパターンに一致するか
否かを判定し、両者が一致した場合にはタイミング抽出
手段１１が行う計数のタイミングを保持するが、反対に
両者が一致しなかった場合には、上述した計数のタイミ
ングをシフトさせる。
手段１１によって検出されたフレーム上の位置に基づい
て、そのフレームに付加されたスタッフビットのビット
パターンが予め決定されたビットパターンに一致するか
否かを判定し、両者が一致した場合にはタイミング抽出
手段１１が行う計数のタイミングを保持するが、反対に
両者が一致しなかった場合には、上述した計数のタイミ
ングをシフトさせる。
【００１３】すなわち、フレーム上の同期語以外のビッ
トが偶発的にその同期語と同じビットパターンを形成
し、そのビットパターンをタイミング抽出手段１１が同
期語であると判定しても、そのビットパターンの位置に
対して相対的に上述した計数により決定されるスタッフ
ビットは正規のスタッフビットではないので、そのスタ
ッフビットのビットパターンも予め決定されたビットパ
ターンに一致する確率は著しく小さな値となる。
トが偶発的にその同期語と同じビットパターンを形成
し、そのビットパターンをタイミング抽出手段１１が同
期語であると判定しても、そのビットパターンの位置に
対して相対的に上述した計数により決定されるスタッフ
ビットは正規のスタッフビットではないので、そのスタ
ッフビットのビットパターンも予め決定されたビットパ
ターンに一致する確率は著しく小さな値となる。
【００１４】したがって、フレーム構成を変更すること
なく、同期語のみでフレーム同期をとっていた従来例よ
り擬似同期の発生確率を大幅に低減することができる。
なく、同期語のみでフレーム同期をとっていた従来例よ
り擬似同期の発生確率を大幅に低減することができる。
【００１５】
【実施例】以下、図面に基づいて本発明の実施例につい
て詳細に説明する。図２は、本発明の一実施例を示す図
である。
て詳細に説明する。図２は、本発明の一実施例を示す図
である。
【００１６】図において、図４に示すものと機能および
構成が同じものについては、同じ参照番号を付与して示
し、ここではその説明を省略する。本発明の特徴とする
構成は、本実施例では、アンドゲート４６に変えて３入
力のアンドゲート２１を配置し、そのアンドゲートの第
一および第二の入力にはそそれぞれ従来例と同様にして
クロックＣＫおよびアンドゲート４５の出力が接続され
るが、その第三の入力にはスタッフビットパターン検出
部２２の出力が接続され、スタッフビットパターン検出
部２２にはフレームパターン検出部４１のデータ入力、
フレームカウンタ４７のカウント出力、フリップフロッ
プ４８の反転出力Ｑ- およびパターン設定部２３の出力
が接続された点にある。
構成が同じものについては、同じ参照番号を付与して示
し、ここではその説明を省略する。本発明の特徴とする
構成は、本実施例では、アンドゲート４６に変えて３入
力のアンドゲート２１を配置し、そのアンドゲートの第
一および第二の入力にはそそれぞれ従来例と同様にして
クロックＣＫおよびアンドゲート４５の出力が接続され
るが、その第三の入力にはスタッフビットパターン検出
部２２の出力が接続され、スタッフビットパターン検出
部２２にはフレームパターン検出部４１のデータ入力、
フレームカウンタ４７のカウント出力、フリップフロッ
プ４８の反転出力Ｑ- およびパターン設定部２３の出力
が接続された点にある。
【００１７】スタッフビットパターン検出部２２では、
フレームカウンタ４７のカウント出力がタイミング制御
部２４の入力に接続され、その第一の出力はスタッフビ
ット有無判定部２５の一方の入力に接続される。スタッ
フビット有無判定部２５の他方の入力にはフレームパタ
ーン検出部４１のデータ入力に接続され、スタッフビッ
ト有無判定部２５の出力はラッチ回路２６の第一の入力
およびナンドゲート２７の第一の入力に接続される。ナ
ンドゲート２７の第二の入力にはフリップフロップ４８
の反転出力Ｑ- が接続され、ナンドゲート２７の出力は
アンドゲート２１の第三の入力に接続される。ラッチ回
路２６の第二の入力にはフレームパターン検出部４１の
データ入力に接続され、タイミング制御部２４の第二の
出力はラッチ回路２６の第三の入力に接続される。タイ
ミング制御部２４の第三の出力はナンドゲート２７の第
三の入力に接続される。パターン設定部２３の第一の出
力Ｙ1 はアンドゲート２８の第一の入力に接続され、パ
ターン設定部２３の第二の出力Ｙ2 はインバータ２９1
を介してアンドゲート２８の第二の入力に接続される。
パターン設定部２３の第三の出力Ｙ3 はアンドゲート２
８の第三の入力に接続され、パターン設定部２３の第四
の出力Ｙ4 はインバータ２９2 を介してアンドゲート２
８の第四の入力に接続される。ラッチ回路２６の第一の
出力Ｑ1 はアンドゲート２８の第五の入力に接続され、
ラッチ回路２６の第二の出力Ｑ2 はインバータ２９3 を
介してアンドゲート２８の第六の入力に接続される。ラ
ッチ回路２６の第三の出力Ｑ3 はアンドゲート２８の第
七の入力に接続され、ラッチ回路２６の第四の出力Ｑ4
はインバータ２９3 を介してアンドゲート２８の第八の
入力に接続される。
フレームカウンタ４７のカウント出力がタイミング制御
部２４の入力に接続され、その第一の出力はスタッフビ
ット有無判定部２５の一方の入力に接続される。スタッ
フビット有無判定部２５の他方の入力にはフレームパタ
ーン検出部４１のデータ入力に接続され、スタッフビッ
ト有無判定部２５の出力はラッチ回路２６の第一の入力
およびナンドゲート２７の第一の入力に接続される。ナ
ンドゲート２７の第二の入力にはフリップフロップ４８
の反転出力Ｑ- が接続され、ナンドゲート２７の出力は
アンドゲート２１の第三の入力に接続される。ラッチ回
路２６の第二の入力にはフレームパターン検出部４１の
データ入力に接続され、タイミング制御部２４の第二の
出力はラッチ回路２６の第三の入力に接続される。タイ
ミング制御部２４の第三の出力はナンドゲート２７の第
三の入力に接続される。パターン設定部２３の第一の出
力Ｙ1 はアンドゲート２８の第一の入力に接続され、パ
ターン設定部２３の第二の出力Ｙ2 はインバータ２９1
を介してアンドゲート２８の第二の入力に接続される。
パターン設定部２３の第三の出力Ｙ3 はアンドゲート２
８の第三の入力に接続され、パターン設定部２３の第四
の出力Ｙ4 はインバータ２９2 を介してアンドゲート２
８の第四の入力に接続される。ラッチ回路２６の第一の
出力Ｑ1 はアンドゲート２８の第五の入力に接続され、
ラッチ回路２６の第二の出力Ｑ2 はインバータ２９3 を
介してアンドゲート２８の第六の入力に接続される。ラ
ッチ回路２６の第三の出力Ｑ3 はアンドゲート２８の第
七の入力に接続され、ラッチ回路２６の第四の出力Ｑ4
はインバータ２９3 を介してアンドゲート２８の第八の
入力に接続される。
【００１８】なお、本実施例と図１に示すブロック図と
の対応関係については、フレームパターン検出部４１、
アンドゲート４２1 、４２2 、前方保護部４３、後方保
護部４４、フリップフロップ４８、ナンドゲート４５お
よびアンドゲート２１はタイミング抽出手段１１に対応
し、アンドゲート２１、スタッフビットパターン検出部
２２およびパターン設定部２３は制御手段１３に対応す
る。
の対応関係については、フレームパターン検出部４１、
アンドゲート４２1 、４２2 、前方保護部４３、後方保
護部４４、フリップフロップ４８、ナンドゲート４５お
よびアンドゲート２１はタイミング抽出手段１１に対応
し、アンドゲート２１、スタッフビットパターン検出部
２２およびパターン設定部２３は制御手段１３に対応す
る。
【００１９】図３は、本実施例の動作タイミングチャー
トである。以下、図２および図３を参照して、本実施例
の動作を説明する。フレームパターン検出部４１および
スタッフビットパターン検出部２２には、所定の位置に
スタッフビットの有無を示すビットＳ（図３）を含
み、かつそのビットの論理値がスタッフビットが有るこ
とを示す場合には所定長（ここでは、簡単のため「４」
ビットとする。）のスタッフビット（図３）を含んだ
受信フレームが与えられる。
トである。以下、図２および図３を参照して、本実施例
の動作を説明する。フレームパターン検出部４１および
スタッフビットパターン検出部２２には、所定の位置に
スタッフビットの有無を示すビットＳ（図３）を含
み、かつそのビットの論理値がスタッフビットが有るこ
とを示す場合には所定長（ここでは、簡単のため「４」
ビットとする。）のスタッフビット（図３）を含んだ
受信フレームが与えられる。
【００２０】同期確立が行われる前には、フリップフロ
ップ４８の反転出力Ｑ- に得られる同期判定信号の論理
値は非アクティブ（ロー）レベルであるから、アンドゲ
ート２１はナンドゲート２７を介して開放状態に設定さ
れる。すなわち、フリップフロップ４８の非反転出力Ｑ
に得られる警報信号はナンドゲート４５およびアンドゲ
ート２１を介してフレームカウンタ４７の入力に伝達さ
れるので、スタッフビットパターン検出部２２およびパ
ターン設定部２３以外の各部は、受信フレーム上に所定
のフレームパターンが所定の回数に渡って連続して検出
されるまで従来例と同様のフレーム同期制御を行う。
ップ４８の反転出力Ｑ- に得られる同期判定信号の論理
値は非アクティブ（ロー）レベルであるから、アンドゲ
ート２１はナンドゲート２７を介して開放状態に設定さ
れる。すなわち、フリップフロップ４８の非反転出力Ｑ
に得られる警報信号はナンドゲート４５およびアンドゲ
ート２１を介してフレームカウンタ４７の入力に伝達さ
れるので、スタッフビットパターン検出部２２およびパ
ターン設定部２３以外の各部は、受信フレーム上に所定
のフレームパターンが所定の回数に渡って連続して検出
されるまで従来例と同様のフレーム同期制御を行う。
【００２１】一方、パターン設定部２３には、受信フレ
ームに付加されるスタッフビットのビットパターンと同
じビットパターン（ここでは、簡単のため「1010」とす
る。）が予め設定される。
ームに付加されるスタッフビットのビットパターンと同
じビットパターン（ここでは、簡単のため「1010」とす
る。）が予め設定される。
【００２２】また、スタッフビットパターン検出部２２
では、タイミング制御部２４は、フレームカウンタ４７
のカウント値を基準として各フレームについて、上述し
たビットＳのタイミングを示す判定タイミング信号、ス
タッフビットの内、パターン設定部２３に設定されたビ
ットパターンとの比較対象となるビットの最終ビットの
タイミングを示すラッチタイミング信号、このような比
較の結果を後続のフレームの先頭タイミングに検出する
検出タイミング信号を生成する。
では、タイミング制御部２４は、フレームカウンタ４７
のカウント値を基準として各フレームについて、上述し
たビットＳのタイミングを示す判定タイミング信号、ス
タッフビットの内、パターン設定部２３に設定されたビ
ットパターンとの比較対象となるビットの最終ビットの
タイミングを示すラッチタイミング信号、このような比
較の結果を後続のフレームの先頭タイミングに検出する
検出タイミング信号を生成する。
【００２３】スタッフビット有無判定部２５は、上述し
た判定タイミング信号に基づいて受信フレーム上のビッ
トＳを抽出して該当するフレーム上にスタッフビットが
含まれるか否かを示す判定結果を出力する（図３）。
ラッチ回路２６は、このような判定結果の論理値がスタ
ッフビットを含むことを示すアクティブ（ハイ）レベル
であると、クロックＣＫに同期して受信フレームを構成
する直列のビット列を逐次取り込んでその内部で直−並
列変換を行い、その変換出力を上述したラッチタイミン
グ信号に応じて出力する（図３）。このような変換出
力としては、上述したフレーム同期制御の過程で擬似同
期が発生しない限り、該当したフレームに含まれるスタ
ッフビットのビットパターンが得られる。アンドゲート
２８は、このようなビットパターンとパターン設定部２
３に予め設定されたビットパターンとが一致するか否か
をインバータ２９1 〜２９4 を介してを判定する。
た判定タイミング信号に基づいて受信フレーム上のビッ
トＳを抽出して該当するフレーム上にスタッフビットが
含まれるか否かを示す判定結果を出力する（図３）。
ラッチ回路２６は、このような判定結果の論理値がスタ
ッフビットを含むことを示すアクティブ（ハイ）レベル
であると、クロックＣＫに同期して受信フレームを構成
する直列のビット列を逐次取り込んでその内部で直−並
列変換を行い、その変換出力を上述したラッチタイミン
グ信号に応じて出力する（図３）。このような変換出
力としては、上述したフレーム同期制御の過程で擬似同
期が発生しない限り、該当したフレームに含まれるスタ
ッフビットのビットパターンが得られる。アンドゲート
２８は、このようなビットパターンとパターン設定部２
３に予め設定されたビットパターンとが一致するか否か
をインバータ２９1 〜２９4 を介してを判定する。
【００２４】このような判定の結果は、フリップフロッ
プ４８の非反転出力Ｑにアクティブ（ハイ）レベルの同
期判定信号が得られた状態では、上述した検出タイミン
グ信号で示されるタイミングにアンドゲート２８の出力
からナンドゲート２７を介してアンドゲート２１の第三
の入力に与えられる（図３）。すなわち、フレームカ
ウンタ４７に与えられるクロックＣＫは、スタッフビッ
トのビットパターンが予めパターン設定部２３に設定さ
れたビットパターンに一致した場合にはアンドゲート２
１を介して連続して与えられる。しかし、反対に不一致
である場合には、フレームカウンタ４７に与えられるク
ロックＣＫの立ち上がり（立ち下がり）のタイミング
は、アンドゲート２１を介して単一クロック分シフトす
る。
プ４８の非反転出力Ｑにアクティブ（ハイ）レベルの同
期判定信号が得られた状態では、上述した検出タイミン
グ信号で示されるタイミングにアンドゲート２８の出力
からナンドゲート２７を介してアンドゲート２１の第三
の入力に与えられる（図３）。すなわち、フレームカ
ウンタ４７に与えられるクロックＣＫは、スタッフビッ
トのビットパターンが予めパターン設定部２３に設定さ
れたビットパターンに一致した場合にはアンドゲート２
１を介して連続して与えられる。しかし、反対に不一致
である場合には、フレームカウンタ４７に与えられるク
ロックＣＫの立ち上がり（立ち下がり）のタイミング
は、アンドゲート２１を介して単一クロック分シフトす
る。
【００２５】このように本実施例によれば、送信端では
スタッフパルスとして予め決定されたビットパターンの
ビット列を送信し、受信端ではフレーム同期確立後にこ
のようなビットパターンに受信されたスタッフパルスの
ビットパターンが不一致であると、フレーム同期のタイ
ミングをシフトさせて新たに同期制御を行うので、フレ
ーム構成を変更せずに効率的に擬似同期の発生確率が低
減される。 なお、本実施例では、フレームの末尾に４
ビットのスタッフビットが付加され、かつフレーム上で
そのスタッフビットに先行してスタッフビットの有無を
示すビットＳが配置されているが、本発明は、このよう
なフレーム上におけるスタッフビットやビットＳの位置
およびビット数の如何にかかわらず適用可能である。
スタッフパルスとして予め決定されたビットパターンの
ビット列を送信し、受信端ではフレーム同期確立後にこ
のようなビットパターンに受信されたスタッフパルスの
ビットパターンが不一致であると、フレーム同期のタイ
ミングをシフトさせて新たに同期制御を行うので、フレ
ーム構成を変更せずに効率的に擬似同期の発生確率が低
減される。 なお、本実施例では、フレームの末尾に４
ビットのスタッフビットが付加され、かつフレーム上で
そのスタッフビットに先行してスタッフビットの有無を
示すビットＳが配置されているが、本発明は、このよう
なフレーム上におけるスタッフビットやビットＳの位置
およびビット数の如何にかかわらず適用可能である。
【００２６】
【発明の効果】以上説明したように本発明では、同期語
と併せて、同一フレーム上の予め決められた位置に特定
のビット列を形成するスタッフビットを送信し、受信端
で従来の同期制御回路に付加された小規模の回路を介し
てこのような同期語とスタッフビットとが共に受信され
るか否かを判定して同期制御を行う。
と併せて、同一フレーム上の予め決められた位置に特定
のビット列を形成するスタッフビットを送信し、受信端
で従来の同期制御回路に付加された小規模の回路を介し
てこのような同期語とスタッフビットとが共に受信され
るか否かを判定して同期制御を行う。
【００２７】すなわち、スタッフ多重化により形成され
たフレームのビット付加率を抑えつつ、そのフレームに
既存のスタッフビットに対して相関検出処理を施すこと
により高い確度で擬似同期の検出およびその同期状態か
らの脱却がはかられるので、伝送効率を低下させずに効
率的にフレーム同期をとることができ、スタッフ多重化
方式に適応した伝送装置の性能が高められる。
たフレームのビット付加率を抑えつつ、そのフレームに
既存のスタッフビットに対して相関検出処理を施すこと
により高い確度で擬似同期の検出およびその同期状態か
らの脱却がはかられるので、伝送効率を低下させずに効
率的にフレーム同期をとることができ、スタッフ多重化
方式に適応した伝送装置の性能が高められる。
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施例を示す図である。
【図３】本実施例の動作タイミングチャートである。
【図４】従来の同期制御方式の一例を示す図である。
１１ タイミング抽出手段 １３ 制御手段 ２１，２８，４２，４６ アンドゲート ２２ スタッフビットパターン検出部 ２３ パターン設定部 ２４ タイミング制御部 ２５ スタッフビット有無判定部 ２６ ラッチ回路 ２７，４５ ナンドゲート ２９ インバータ ４１ フレームパターン検出部 ４３ 前方保護部 ４４ 後方保護部 ４７ フレームカウンタ ４８ フリップフロップ
Claims (1)
- 【請求項１】 同期語およびスタッフビットを含んだフ
レームを与えるビット列について、そのビット列上に前
記同期語が検出されたタイミングを基準としてビット数
の計数を行うことにより前記フレーム上の位置を検出す
るタイミング抽出手段（１１）と、 前記タイミング抽出手段（１１）によって検出されたフ
レーム上の位置にあるスタッフビットのビットパターン
と予め決定されたビットパターンとを比較し、その比較
の結果に応じて前記計数のタイミングをシフトさせる制
御手段（１３）とを備えたことを特徴とする同期制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4209003A JPH0661965A (ja) | 1992-08-05 | 1992-08-05 | 同期制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4209003A JPH0661965A (ja) | 1992-08-05 | 1992-08-05 | 同期制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661965A true JPH0661965A (ja) | 1994-03-04 |
Family
ID=16565695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4209003A Withdrawn JPH0661965A (ja) | 1992-08-05 | 1992-08-05 | 同期制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661965A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814907A (en) * | 1987-11-24 | 1989-03-21 | Goor Associates, Inc. | Method and apparatus for maintaining constant flying height via magnetic interaction |
-
1992
- 1992-08-05 JP JP4209003A patent/JPH0661965A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814907A (en) * | 1987-11-24 | 1989-03-21 | Goor Associates, Inc. | Method and apparatus for maintaining constant flying height via magnetic interaction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4316284A (en) | Frame resynchronization circuit for digital receiver | |
| JP2578334B2 (ja) | デイジタル伝送方式 | |
| US4214124A (en) | Method and device for extracting a synchronizing signal from an incoming PCM signal | |
| CA1166775A (en) | Framing circuit for digital receiver | |
| US4768192A (en) | Frame synchronization detection system for time division multiplexed (TDM) digital signals | |
| EP0430051B1 (en) | Byte wide elasticity buffer | |
| EP0393952B1 (en) | Apparatus and method for proper decoding in an encoder/decoder | |
| JPH0661965A (ja) | 同期制御方式 | |
| US5781587A (en) | Clock extraction circuit | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| JPH0614640B2 (ja) | フレ−ム同期回路 | |
| KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JP2639277B2 (ja) | ディジタルデータ瞬断検出回路 | |
| JPH0221183B2 (ja) | ||
| KR0135335B1 (ko) | 디에스3(ds3)통신 시스템에서의 경보표시신호(ais)검출회로 | |
| JP2658927B2 (ja) | 多重伝送方法およびその装置 | |
| SU1113790A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
| JPH06284121A (ja) | 同期ワード検出方式 | |
| JPH06152582A (ja) | 同期保護回路 | |
| JPS587102B2 (ja) | デ−タ伝送方式 | |
| JPH0591100A (ja) | 高速フレーム付信号の同期方式 | |
| JPH03145834A (ja) | タイミング抽出回路 | |
| JPH0220937A (ja) | 同期検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |