KR0135335B1 - 디에스3(ds3)통신 시스템에서의 경보표시신호(ais)검출회로 - Google Patents

디에스3(ds3)통신 시스템에서의 경보표시신호(ais)검출회로

Info

Publication number
KR0135335B1
KR0135335B1 KR1019940038651A KR19940038651A KR0135335B1 KR 0135335 B1 KR0135335 B1 KR 0135335B1 KR 1019940038651 A KR1019940038651 A KR 1019940038651A KR 19940038651 A KR19940038651 A KR 19940038651A KR 0135335 B1 KR0135335 B1 KR 0135335B1
Authority
KR
South Korea
Prior art keywords
signal
ais
alarm display
frame period
display signal
Prior art date
Application number
KR1019940038651A
Other languages
English (en)
Other versions
KR960027632A (ko
Inventor
차재규
Original Assignee
박성규
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박성규, 대우통신주식회사 filed Critical 박성규
Priority to KR1019940038651A priority Critical patent/KR0135335B1/ko
Publication of KR960027632A publication Critical patent/KR960027632A/ko
Application granted granted Critical
Publication of KR0135335B1 publication Critical patent/KR0135335B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector

Abstract

본 발명은 디에스3(DS3)통신 시스템에서의 경보표시신호(AIS) 검출회로에 관한 것으로서 경보표시 신호(AIS)발생용 오실레이터 출력신호를 입력으로 받아 DS3 신호의 비트마다 상기 오실레이터 출력신호의 1비트 폭으로 로우가 되는 DS3 1 프레임 주기지정신호(MFEN)을 출력하는 프레임 주기 카운트 수단과 ; 상기 프레임 주기 카운트 수단으로부터 상기 MFEN을 입력받고 송신 및 수신 데이터에 등기된 클럭신호에 따라 송신 및 수신 NRZ데이타의 '0'의 개수를 계수하여 AIS 검출수단을 포함하여 회로의 중복을 피하여 회로의 용량을 최소화한다.

Description

디에스3(DS3)통신 시스템에서의 경보표시신호(AIS)검출회로
제 1 도는 본 발명에 따를 경보표시신호(AIS) 검출회로도
제 2 도는 제 1 도에 따른 본 발명의 동작 타이밍도
제 3 도는 AIS 검출기의 세부 회로 구성도
＊도면의 주요부분에 대한 부호의 설명
1 : 프레임 주기 카운터, 2.,3 : 제 1 및 제 2AIS 검출기
본 발명은 디에스3(DS3)급 신호를 종속신호 또는 다중신호로 적용하는 전송 시스템에서 입출력 신호에 대한 경보표시신호(Alarm Indication Signal : 이하 AIS 라 칭함)를 검출하는 디에스3 통신 시스템에서의 경보표시신호 검출회로에 관한 것이다.
일반적으로 전송시스템에서의 AIS의 검출은 정해진 주기동안에 '0'의 갯수를 기준으로 하여 AIS 검출 판정을 한다.
그런데 종래에는 송수신 신호에 대해 주기를 정하는 회로를 각각 적용하였으므로 회로의 용량이 커지는 문제점이 있었다.
따라서, 본 발명의 목적은 AIS 발생용 클럭을 이용하여 검출주기를 설정하는 회로를 구현하므로 회로의 용량을 대폭 줄인 디에스3통신 시스템에서의 경보표시신호 검출회로를 제공함에 있다.
또한, 본 발명의 다른 목적은 비트에러율(Bit Error Rate : 이하 BER이라 칭함) 10-3 에서도 검출이 가능한 디에스3 통신 시스템에서의 경보표시신호 검출회로를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 디에스3 통신 시스템에서의 경보표시신호 검출회로는 경보표시신호 발생용 오실레이터 출력신호를 입력으로 받아 DS3 신호의 비트마다 상기 오실레이터 출력신호의 1비트 폭으로 로우가 되는 DS3 1프레임 주기 지정신호를 출력하는 프레임 주기 카운트 수단과 ; 상기 프레임 주기 카운트 수단으로부터 상기 DS3 1 프레임 주기 지정신호를 입력받고 송신 및 수신 데이터에 동기된 클럭신호에 따라 송신 및 수신 NRZ데이타의 '0'의 갯수를 계수하여 경보표시신호를 출력하는 제 1 및 제 2 경보표시신호 검출수단을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제 1 도는 본 발명에 따른 경보표시신호 검출회로도이다.
상기에서 참조번호 1은 프레임 주기 카운터, 참조번호 2 및 3은 제 1 및 제 2 AIS 검출기를 각각 나타낸다.
그리고 도면에서 도시한 약어, OSC45M은 AIS발생용 44.736Mb/s 오실레이터 출력신호, MFEN은 DS3 1프레임 주기 지정신호, TDATA는 송신 NRZ 데이타, TCLKIN은 송신 데이타에 동기된 44.736Mb/s 클럭신호, RDATA는 수신NRZ 데이타, RCLKIN은 수신 데이타에 등기된 44.736Mb/s클럭신호를 각각 나타낸다.
프레임 주기카운터(1)는 DS3 프레임주기(4760비트)의 주기를 계수하며, 송수신 신호 각각에 대한 경보표시 신호를 제 1 및 제 2AIS검출기(2)(3)가 입력되는 송수신 데이터에서의 '0'의 갯수를 계수하여 '0'의 갯수가 8개 이하이면 AIS신호로 판단한 결과 신호를 출력한다.
제 2 도는 제 1 도에 따른 본 발명의 동작 타이밍도로써, 제 2 도(A)는 제 1 AIS검출기(2)의 동작 타이밍도이고, 제 2 도(B)는 제 2AIS검출기(3)의 동작 타이밍도이다.
그리고, 제 3 도는 제 1 또는 제 2 AIS검출기(2)(3)의 세부 회로도이다.
제 2 도 및 제 3 도를 참조하면서 제 1 도에 도시한 각 구성 요소의 동작을 상세하게 살펴보면 다음과 같다.
DS3신호의 프레임 길이는 4760비트이다. 프레임주기 카운터(1)는 4760비트 마다 OSC45M의 1비트 폭으로 '로우'가 되는 신호인 MFEN을 출력한다.
그리고 제 1 및 제 2 AIS 검출기(2)(3)는 입력되는 데이터 중에서 '0'의 갯수를 계수하며 '0'의 갯수가 7개 이하이면 AIS로 선언된다.
구체적으로 살펴보면, 제 1 AIS 검출기(2)에 입력되는 TDATA가 '1'일 경우 낸드게이트(NAG)는 '1'을 출력한다.
그리하여, 카운트1C(17)의 인에이블 단자(ENP)는 '1'이 되어 계수를 하지 못한다.
그러나, TDATA가 '0'이면 카운터 IC(17)가 인에이블되며, 이때, 인버터(I1)의 출력이 '1'일 경우는 카운터 IC(17)는 계수 동작을 한다.
이때, 계수값(입력 '0'의 갯수)가 8개가되면 상기 인버터(I1)의 출력은 '0'이 되고 상기 낸드게이트(NAG)의 출력은 '1'이 되어 카운터IC(17)는 현재의 계수값을 유지한다.
이때 프레임주기 카운터(1)로부터 입력되는MFEN신호가 '1'에서 '0'으로 되며 카운터IC(17)에서 출력되어 제 2 디플립플롭(13)의 입력단에 입력되는 신호를 래치한다.
그러므로, AIS검출신호(AISDET)가 '0'가 되어 입력 신호는 모두 '1'인 신호가 아니다.
반대로 '0'의 갯수가 2 프레임 동안 연속적으로 8개 미만이면 AIS검출신호(AISDET)가 '1'이 되어 입력신호는 모두 '1'인 AIS신호로 판정된다.
제 1 디플립플롭(11)로부터 출력되는 신호는 MFEN 신호와 TCLKIN 신호가 비동기이므로 MFEN신호를 TCLKIN 신호로 리타이밍하여 상호간에 동기 상태를 유지하도록 하였다.
그리고 제 1 디플립플롭(11)에서 출력되는 신호가 '0'일 때 카운터 IC(17)가 초기화 된다.
따라서, 상기와 같이 구성되어 동작하는 본 발명은. 회로의 중복을 피하여 회로의 용량을 최소화하는 효과를 가진다.

Claims (2)

  1. 경보표시 신호 발생용 오실레이터 출력신호를 입력으로 받아 DS3 신호의 비트마다 상기 오실레이터 출력신호의 1비트 폭으로 로우가 되는 DS3 1 프레임 주기 지정신호를 출력하는 프레임 주기 카운트 수단과 ; 상기 프레임 주기 카운트 수단으로부터 상기 DS3 1 프레임 주기 지정신호를 입력받고 송신 및 수신 데이터에 동기된 클럭신호에 따라 송신 및 수신 NRZ데이타의 '0'의 갯수를 계수하여 경보표시 신호를 출력하는 제 1 및 제 2 경보표시신호 검출수단을 포함하는 디에스3 통신 시스템에서의 경보표시신호 검출회로.
  2. 제 1 항에 있어서, 상기 제 1 및 제 2 경보표시신호 검출수단은 송신 및 수신 NRZ데이타의 '0'의 갯수를 계수하여 '0'의 갯수가 7개 이하이면 경보표시신호를 출력하는 디에스3 통신 시스템에서의 경보표시신호 검출회로.
KR1019940038651A 1994-12-29 1994-12-29 디에스3(ds3)통신 시스템에서의 경보표시신호(ais)검출회로 KR0135335B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940038651A KR0135335B1 (ko) 1994-12-29 1994-12-29 디에스3(ds3)통신 시스템에서의 경보표시신호(ais)검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038651A KR0135335B1 (ko) 1994-12-29 1994-12-29 디에스3(ds3)통신 시스템에서의 경보표시신호(ais)검출회로

Publications (2)

Publication Number Publication Date
KR960027632A KR960027632A (ko) 1996-07-22
KR0135335B1 true KR0135335B1 (ko) 1998-04-27

Family

ID=19404870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038651A KR0135335B1 (ko) 1994-12-29 1994-12-29 디에스3(ds3)통신 시스템에서의 경보표시신호(ais)검출회로

Country Status (1)

Country Link
KR (1) KR0135335B1 (ko)

Also Published As

Publication number Publication date
KR960027632A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
EP0773653A2 (en) Method and apparatus for decoding Manchester-encoded data
JP2002051033A (ja) マルチスピード組み込み式クロックシリアル受信機のためのデータ速度検出の方法およびシステム
US4247936A (en) Digital communications system with automatic frame synchronization and detector circuitry
US5132991A (en) Frame error detection system
EP0372458A2 (en) Synchronous multiplex transmission apparatus
CA2016639C (en) Sonet h4 byte generator
US4507783A (en) Error detection circuitry for digital systems
US4234953A (en) Error density detector
US5619532A (en) Digital communication system
US5068879A (en) Monitoring of digital transmission systems
US5113417A (en) Frame detection system
KR0135335B1 (ko) 디에스3(ds3)통신 시스템에서의 경보표시신호(ais)검출회로
US4967411A (en) Method and apparatus for frame-bit modulation and demodulation of DS3 signal
CA2052811C (en) Framing bit sequence detection in digital data communication systems
US5235603A (en) System for determining loss of activity on a plurality of data lines
JP3412927B2 (ja) フレーム同期回路
KR100245402B1 (ko) 무선 비동기 전송 모드 시스템의 프레임 동기 검출회로
JP2870314B2 (ja) 伝送路誤り率劣化警報検出回路
KR100214049B1 (ko) 동기식 다중화장치의 데이타 에러검출장치
JP2944420B2 (ja) 伝達単位不一致検出方法及び伝達単位不一致検出装置
JP2715953B2 (ja) 同期回路
KR950002443B1 (ko) 동기식통신방식의 특정단어검출장치
KR0149720B1 (ko) 맨체스터 디코더
JP2639277B2 (ja) ディジタルデータ瞬断検出回路
JP2762855B2 (ja) フレーム同期保護回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010331

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee