KR950002443B1

KR950002443B1 - 동기식통신방식의 특정단어검출장치

Info

Publication number: KR950002443B1
Application number: KR1019900021953A
Authority: KR
Inventors: 임재하
Original assignee: 삼성전자주식회사; 정용문
Priority date: 1990-12-27
Filing date: 1990-12-27
Publication date: 1995-03-20
Also published as: KR920013988A

Abstract

내용 없음.

Description

동기식통신방식의 특정단어검출장치

제 1 도는 본 발명에 따른 특정단어검출장치의 회로도이다.

제 2 도는 제 1 도의 특정단어의 길이검출수단의 각 부분에 대한 출력파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 병렬입력래치 2 : 입력시프트레지스터

3 : 비트비교기 4 : 레지스터

6, 7 : 제1, 2논리곱소자 8 : 업카운터

9 : 크기비교기 10 : 병렬입력과 래치

11 : 디코더 12 : 래치

13 : 논리합소자 14 : 카운터

15 : 게이트

본 발명은 동기식통신방식에 있어서 특정단어검출장치에 관한 것으로, 특히 메시지 데이터의 시작점을 알려주는 프리엠블(Preamble)을 검출하는 특정단어검출장치에 관한 것이다.

일반적으로 데이터통신방식에는 동기식(Synchronous)방식과 비동기식(Asynchronous)방식이 있다. 비동기식방식은 메시지 데이터를 짧은 프레임(보통 7~8비트)으로 나누어 시작한 끝에 강제로 스타트/스톱비트를 인가하여 전송하는 방식이다. 따라서 데이터복조회로가 간단해지기는 하나, 매 7~8비트의 메시지데이터마다 2~3비트의 스타트/스톱비트가 포함되므로 전송효율이 떨어진다. 반면 동기식방식은 상당히 긴 메시지 데이터의 앞과 뒷부분에 동기단어(Sync Word), 프리엠블, 메시지종료(End of Message)데이터를 인가하여 전송하는 방식이다. 따라서 전송효율은 높아지나, 복조회로가 복잡해진다. 이러한 동기식방식에서 데이터클럭을 전송하지 않으므로 수신된 데이터로부터 데이터복조에 꼭 필요한 데이터클럭을 추출해야만한다. 따라서 데이터클럭에 대한 정보를 수십비트길이의 동기단어에 실어서 전송한다. 이 동기 단어로부터 정확한 데이터 클럭 정보를 추출하지 못하면 어느 시간에 입력데이터를 샘플링하여야 정확한 데이터를 얻을 수 있는지 알수 없으므로 복조되는 데이터의 에러가 높아져서 데이터 수신이 불가능해진다. 또한 프리엠블은 메시지 데이터의 시작점을 알리기 위해 메시지 및 데이터앞에 위치되며 메시지를 에러없이 수신되도록 해준다. 이러한 프리엠블은 사전에 길이 및 형태등을 결정하여 세팅시켜 놓고 동기단어로부터 데이터클럭이 추출되면, 바로 프리엠블의 수신여부를 항상 체크하여야 한다.

여기서 프리엠블은 특정한 단어로 구성되며 길이가 길면 길수록 메시지데이터내에서 동일한 포맷을 갖는 단어가 검출될 확률이 줄어든다. 또한 전송채널에는 항상 잡음성분이 존재하므로 수신되는 프리엠블은 잡음에 의해 에러가 발생될 수 있으므로 항상 셋팅된 프리엠블정보와 똑같은 프리엠블정보가 수신되는 경우는 드물다. 따라서 총 프리엠블비트중에서 소수의 비트가 틀리는 경우에도 프리엠블을 수신한 것으로 판단하여 메시지데이터의 프레임을 설정해 나가는 방식이 일반적으로 사용되고 있다. 이러한 소수의 에러는 프리엠블 비트수보다 작은 비트수로 설정된 값(즉 임계값(Threshold))을 기준으로 무시된다. 예를들어 프리엠블의 데이터비트를 32비트길이로 셋팅하고, 임계값을 30비트로 세팅한 경우 32비트 가운데 30비트 이상 일치하면 프리엠블을 수신한 것으로 판단한다. 따라서 시스템이 아주 잡음이 심한 환경에 사용해야 될 경우에는 프리엠블 데이터비트가 32비트로 세팅된 상태에서 임계값을 약 25나 26비트 정도로 낮추어 동작시키고, 잡음이 심하지 않은 환경에서는 임계값을 30이나 31비트로 높여서 동작시키는 것이 적합하다. 왜냐하면 임계값이 높으며 메시지프레임내에서 프리엠블과 유사한 단어를 검출하기 어렵기 때문에 잡음이 심한 곳에서는 프리엠블을 검출할 확률이 극히 낮고, 임계값을 낮추면 메시지 프레임내에서 프리엠블과 유사한 단어를 검출하기 용이하므로 잘못된 프레임의 시작점을 검출할 확률이 높아지지만, 반면에 노이즈가 심한 환경에서도 프리엠블을 검출할 확률이 높아지기 때문이다. 따라서 임계값이 높으면 상당히 긴 시간이 경과하여야 메시지 데이터의 송수신이 가능해지고, 임계값이 낮으면 메시지데이터의 송수신시간이 짧지만 에러발생률이 높게된다. 따라서 프리엠블값(길이 및 형태)과 임계값은 시스템이 주변환경에 따라 가변시킬수 있도록 하는 것이 유리하다.

그러나 종래 프리엠블과 같은 특정단어의 상태를 검출하는 검출기는 반드시 필요한 특정시스템에만 전용으로 사용되었을 뿐 아니라 하드웨어적으로 그 작동환경에 적합한 값을 고정시켜 사용함으로써, 시스템의 작동환경에 이상이 발생될 경우에는 특정단어검출기의 기능이 열화되는 문제점이 있었다. 따라서 이와같은 열화가 발생하게 되면 주변환경에 따른 특정단어의 조건을 다시 하드웨어적으로 구현해야 함으로 시간 및 경비등이 많이 소요되는 어려움이 있었다.

따라서 본 발명의 목적은 동기식통신방식의 특정단어검출장치에 있어서, 외부의 콘트롤러로 프리엠블과 같은 특정단어의 파라미터를 가변시킬수 있는 특정단어검출장치를 제공함에 있다.

상기 목적을 달성하기 위하여 본 발명은 동기식통신방식의 특정단어를 검출하기 위한 특정단어검출장치에 있어서, 상기 특정단어의 파라미터를 시스템환경에 따라 가변되도록 제어하기 위한 외부 콘트롤러와, 수신되는 메시지중 상기 콘트롤러에 의해 제한되는 특정단어의 형태에 대한 파라미터와 일치하는 소정비트의 데이터를 검출하기 위한 특정단어형태검출수단과, 수신되는 메시지중 상기 콘트롤러에 의해 제한되는 특정단어의 비트 길이에 대한 파라미터와 일치하는 데이터를 검출하기 위한 특정단어길이검출수단과, 상기 특정단어형태검출수단과 특정단어길이검출수단에 의해 검출된 데이터를 논리조합하여 특정단어에 대한 데이터를 발생하는 논리조합수단과, 상기 논리조합수단의 출력신호를 콘트롤러에 의해 설정된 임계값과 비교하여 상기 특정단어의 수신여부를 결정하여 출력시키는 특정단어수신판단수단을 포함함을 특징으로 한다.

이어서 예시된 도면을 통하여 본 발명에 대해 상세히 기술하기로 한다.

제 1 도는 특정단어를 프리엠블로 한 것으로서 32비트의 프리엠블을 검출하기 위한 특정단어검출장치이다.

제 1 도의 구성은 특정단어검출장치측의 외부에 위치한 것이나, 동기식통신방식을 채용한 임의의 시스템측에서는 내부에 위치한 콘트롤러(40)와 ; 콘트롤러(40)로부터 데이터버스를 통해 입력되는 프리엠블 형태(포맷)를 저장하기 위한 32비트 병렬입력래치(1)와, 데이터복조장치(도면에 도시되지 않음)에 출력되는 직렬데이터(Serial Data)를 데이터클럭에 맞추어 일시저장하기 위한 32비트 입력시프트레지스터(2)와, 32비트 병렬입력래치(12) 및 32비트 입력시프트레지스터(2)의 출력신호를 비트별로 입력단에 접속한 배타논리곱뱅크로 이루어진 비트비교기(3)로이루어진 프리엠블형태검출수단(10)과 ; 콘트롤러(40)에서 출력되는 프리엠블길이데이터를 일시 저장하기 위한 래치(1) 및 카운터(14), 게이트(15)로 이루어진 프리엠블길이검출수단(5)과 ; 프리엠블길이검출수단(5)의 출력신호와 시스템클럭(fs)을 입력단에 접촉한 제 1 논리곱소자(6)와, 비트비교기(3)와 제 1 논리곱소자(6)및 프리엠블길이검출수단(5)의 게이트(15)출력을 입력단에 접속한 병렬입력래치와 시프트 레지스터(4)(이하 레지스터로 약함)와, 레지스터(4)의 출력단과 제 1 논리곱소자(6)의 출력단을 입력단에 접속한 제 2 논리곱소자(7)로 이루어진 논리조합수단(20)과 ; 논리조합수단(20)의 출력신호를 클럭 입력단에 접속한 업카운터(8)과, 콘트롤러의 데이터버스를 통한 출력신호에 의해 프리엠블의 임계값을 래치시키는 8비트 병렬입력과 래치(10)과, 프리엠블길이검출수단(5)의 게이트(15)출력신호 및 8비트 병렬입력과 래치(10)의 출력신호를 입력단에 접속하고 출력단을 업카운터(8)의 리세트(RESET)단에 접속한 제 1 논리합소자(13)와, 업카운터(8) 및 8비트 병렬입력과 래치(10)의 출력단을 입력단에 접속하여 프리엠블의 검출여부를 출력하는 8비트 크기 비교기(9)로 이루어진 프리엠블수신판단수단(30)과 ; 콘트롤러(40)의 제어신호를 디코딩하여 프리엠블형태와 임계값에 대한 제어신호를 출력하는 디코더(11)로 이루어진다.

제 2 도는 제 1 도의 특정단어길이검출수단(5)의 각부분에 대한 출력파형도로서 32비트 프리엠블을 사용할 경우에 대한 것이며, a는 데이터복조장치에 출력되는 데이터입력신호이고, b는 데이터클럭신호(f_o)이며, c는 40개의 데이터클럭신호를 갖는 시스템클럭신호(f_s=40f_o)이고 d는 게이트(15)의 출력신호이며, (e)는 래치(12)의 출력신호이다.

그러면 제 1 도의 작동을 제 2 도와 결부시켜 기술하기로 한다.

제 1 도는 32비트의 프리엠블을 검출하는 경우로서, 특정단어형태검출수단(10)은 전송채널로부터 수신되는 입력데이터는 공급되는 데이터클럭에 동기되어 32비트 입력시프트레지스터(2)에 1비트씩 입력된다. 외부콘트롤러(40)는 프리엠블로 선택된 특정단어의 형태를 "89AB"로 예를들어 데이터버스를 통해 32비트 병렬입력래치(1)에 인가한다. 먼저 하위 2바아트(예 : AB)를 데이터버스에 싣고 번지(A1, A0) 출력단으로는 A1, A0=00을 선택하여 디코더(11)를 통해 LE#0의 제어신호를 32비트 병렬입력래치(1)로 발생한다. 32비트 병렬입력래치(1)의 하위 2바이트에는 AB라는 단어가 래치된다. 그 다음 상위 2바이트(예 : 89)를 데이터버스에 실어 32비트 병렬입력래치(1)로 출력하고, 번지(A1, A0)를 A1, A0=01로 선택하여 디코더(1)를 통해 LE#1의 제어신호를 32비트 병렬입력래치(1)로 발생하면 32병렬입력래치(1)의 상위 2바이트에 89라는 단어가 래치된다. 따라서 32비트 병렬입력래치(1)로는 "89AB"형태의 프리엠블이 래치된다. 데이터클럭(f_D)에 따라 직렬 데이터입력이 이루어질 때마다 32비트 병렬입력래치(1)에 래치된 값과 32비트 입력시프트레지스터(2)값은 비트비교기(3)에 의해 비트 단위로 인가되어 배타논리곱소자의 논리에 의해 비교되며, 비교결과는 레지스터(4)로 병렬출력된다.

특정단어길이검출수단(5)은 콘트롤러(40)의 데이터버스출력신호의 상위 1바이트로 프리엠블길이를 싣고 번지(A1, A0)의 논리상태를 10으로 선택하여 디코더(11)를 통해 LE#2가 발생되도록하여 8비트 입력래치(12)에 프리엠블길이(예를 들어 32비트 길이인 경우, 20(10진수 형태)를 0010, 000(2진화 형태)로)를 래치한다. 카운터(14)는 제 2 도의 b의 데이터 클럭이 하이논리상태가 된후 부터 시스템클럭을 카운트하여 3번째 시스템클럭(f_s)의 상승에지(Rising Edge)에서 래치신호를 래치신호를 레지스터(4)에 발생시켜 주고(제 2 도d) 4번째 시스템클럭(f_s)의 상승에지에서 부터 프리엠블 길이가 저장된 정보만큼의 시스템클럭을 카운트하여 통과시켜 주는 게이트(5)신호를 발생시킨다.

논리조합수단(20)은 레지스터(4)에서 특정단어길이검출수단(5)의 게이트(15)의 출력에 따라 시스템 클럭을 통과시켜 주는 제 1 논리곱소자(6)의 출력과 게이트(5)의 래치출력신호에 의해 비트비교기(3)의 비교결과를 병렬데이터로 입력받아 래치시킨후 제 1 논리곱소자(6)의 신호에 따라 래치된 정보를 직렬로 출력시켜 주고, 출력된 직렬데이터에 따라 제 1 논리곱소자(6)의 게이트된 시스템 클럭을 제 2 논리곱소자(7)를 통해 통과시켜준다. 여기서 레지스터(4)는 직병렬카운터로 대용할 수 있다.

특정단어수신판단수단(30)은 업카운터(8)에서 게이트(7)에 출력된 시스템클럭의 갯수를 계수하여 병렬데이터로 출력하고, 8비트 병렬입력과 래치(10)는 프리엠블 길이 래치시와 동일하게 작동시켜 외부의 콘트롤러로부터 임계값을 입력받아 저장시키고, 메인리세트신호와 특정단어길이검출수단(5)의 게이트(15) 출력신호를 논리합소자의 논리에 의해 업카운터(8)를 리세트시킨다. 또 8비트 크기 비교기(9)는 업카운터(8)와 8비 병렬입력과 래치(10)의 병렬출력을 입력받아 크기를 비교하여 업카운터(8)의 출력이 8비트병렬입력과 래치(10)의 출력값보다 크면 프리엠블을 검출했다는 제어신호를 출력하고, 반면에 업카운터(8)의 출력이 8비트병렬입력과 래치(10)의 출력값보다 작으면 프리엠블이 검출되지 않았으므로 재차 프리엠블을 검출하도록 제어하는 신호를 출력한다.

상술한 바와 같이 본 발명은 동기식통신방식의 특정단어검출장치에 있어서, 프리엠블 특정단어에 대한 파라미터인 프리엠블 형태 및 길이와 임계값을 설정할 수 있도록 하게 함으로써, 시스템의 주변환경의 변화에도 하드웨어적인 수정없이 대치할 수 있는 이점이 있다.

Claims

동기식통신방식의 특정단어를 검출하기 위한 특정단어검출장치에 있어서, 상기 특정단어의 파라미터를 시스템환경에 따라 가변되도록 제어하기 위한 외부 콘트롤러와, 수신되는 메시지중 상기 콘트롤러에 의해 제한되는 특정단어의 형태에 대한 파라미터와 일치하는 소정비트의 데이타를 검출하기 위한 특정단어형태검출수단과, 수신되는 메시지중 상기 콘트롤러에 의해 제한되는 특정단어의 비트 길이에 대한 파라미터와 일치하는 데이터를 검출하기 위한 특정단어 길이검출수단과, 상기 특정단어형태검출수단과 특정단어길이검출수단에 의해 검출된 데이터를 논리조합하여 특정단어에 대한 데이터를 발생하는 논리조합수단과, 상기 논리조합수단의 출력신호를 콘트롤러에 의해 설정된 임계값과 비교하여 상기 특정단어의 수신여부를 결정하여 출력시키는 특정단어 수신판단수단을 포함함을 특징으로 하는 특정단어검출장치.