KR0152706B1 - 로컬 통신제어 칩 - Google Patents

Abstract

본 발명은 로컬 통신제어 칩에 관한 것으로서, PPM방식의 입력 데이터를 디지털 로직으로 변환하는 프로토콜 디코더와, 출력에 해당하는 신호를 받아서 이들의 폴링 애지에 맞추어 해당 번지와 센서값을 직렬 데이터의 형태로 바꾸어 시스템 중앙처리장치로 보내어 주는 제2래치부와, 시스템 중앙처리장치에서 지정한 번지와 해당번지가 일치하였을 때 시스템 중앙처리장치에서 보내어 준 값들을 출력시키는 출력버퍼로 구성되어 있다.

아울러 이들을 구현하기 위한 제어 카운터와 acount신호와 adstate신호에 의하여 결정이 되는 중앙처리장치로 보내는 신호의 일종인 av(x:1)병렬신호를 만들어주는 카운터로 구성되어 로칼 통신을 수행하고자 하는 시스템을 구성할 수가 있다.

Description

로컬 통신제어 칩

제1도는 본 발명의 로컬 통신제어 칩의 구성도

제2도는 PPM(Pulse Position Modulation)통신방식에서의 PPM 통신 다이어그램.

* 도면의 주요부분에 대한 부호의 설명

1 : 프로토콜 디코더 2 : 제어 카운터

3 : 제1래치부 4 : 어드레스 비교기

5 : 출력버퍼 6 : 카운터

7 : 제2래치부

본 발명은 로컬 통신제어 칩에 관한 것으로서, 특히 시스팀 중앙처리장치에서 PPM(Pulse Position Modulation)방식으로 통신을 수행하여 지정된 지역과의 원활한 통신을 도모하도록 하여주는 즉, 로컬 통신(Local Communication)을 수행함에 있어 이를 제어하는 기능을 담당하는 칩에 관한 것이다.

PPM(Pulse Position Modelation)통신은 시스팀 중앙처리장치(이하, CPU라 칭함)에서 폴(Poll)을 송신하면 수신부에서 이 폴(Poll)을 해석하여 다시 CPU로 보내는 과정을 통하여 필요한 정보를 서로 주고 받으면서 CPU와 수신부 서로간의 통신을 원활히 하고자 하는 것이다.

따라서, 본 발명의 목적은 PPM통신방식에서 시스템 중앙처리장치와 해당 로컬과의 통신을 원활하게 하여 디지털 로직과의 접목을 무리없게 하여 주는 로컬 통신제어 칩을 제공하는데 있다.

이하, 본 발명을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.

제1도는 본 발명의 로컬통신제어칩의 구성을 나타낸 것으로, 그 구성은 도시된 바와같이, 펄스위치변조(PPM)방식의 입력 데이터를 디코딩하여 수식되는 측의 번지들에 대한 m비트의 병렬데이타(cad(m:1))와 출력상태를 결정하게 되는 n비트의 데이터(out(n:1))출력하는 프로토콜 디코더(1)와, 상기 프로토콜 디코더(1)에서 출력된 m+n개의 입력 데이터가 들어오고 난 뒤에 클럭('alc'신호)을 발생시키고, 외부회로와 내부회로에 같이 필요한 클럭(clko)을 만들며, 아울러 상기 m비트, n비트의 데이터의 신호에 이어서 들어오는 신호들에 대하여 폴링 에지가 검출되고 난 후 일정시간의 지연 후에 이 폴링 에지에 맞추어 프레임 등기신호(fsync)를 출력하는 제어 카운터(2)와, 상기 제어 카운터(2)에서 발생된 클럭(alc)에 따라 상기 프로토콜 디코더(1)에서 출력된 병렬 데이터를 래치하는 제1래치부(3)와, 칩의 번지를 m비트로 표현하는 ead(m:1)과 상기 제 1 래치부(3)로 부터 출력된 m비트로 표현되는 번지인 cad(m:1)을 서로 비교하여 그 값이 같으면 중앙처리장치에서 보낸 번지와 이 칩이 번지가 같음을 나타내는 adstate신호를 하이(high)로 되게 하는 어드레스 비교기(4)와, 중앙처리장치에서 지정한 번지와 해당 번지가 일치하였을 때 중앙처리장치에서 보내어 준 값들을 출력시키는 출력버퍼(5)와, 상기 어드레스 비교기(4)에서 출력된 adstate신호가 하이일 때 동작되어 상기 제어 카운터(2)에서 출력된 클럭(clko)에 따라 입력된 acount신호를 creset신호에 의하여 멈추어 질 때까지 카운트하여 이를 병렬 x 비트로 표현하여 출력하는 카운터(6)와, 출력에 해당하는 신호를 받아서 이들의 폴링 에지에 맞추어 해당번지의 감지값을 직렬 데이터의 형태로 바꾸어 중앙처리장치로 보내어 주는 제2래치부(7)로 구성되어 있다. 이와같은 구성에 의한 동작을 PPM통신 방식에서의 PPM통신다이어그램을 나타낸 제2도를 참조하여 설명하면 다음과 같다.

PPM통신 방식이라는 것은 정송하고자 하는 데이터에 해당하는 신호의 로우(Low)인 구간의 길고 짧음에 따라 디지털 로직의 하이(High), 로우(Low)를 구별하는 통신 방식인데 이는 제2도의 데이터 비트 감지시간에 적용이 되는 것이다.

이 구간에서 보면 신호가 하이인 시간의 길이는 어떤 데이터이든지 같고(실제적으로 200-300usec), 신호의 로우 구간은 길로 짧음이 존재하고, 데이터가 하이인 경우는 이 로우 구간의 길이가 500-1300usec로 정해지게 되고, 데이터가 로우인 경우는 이 로우구간의 길이가 100-400usec로 정해지게 된다.

그러므로 이 데이터들을 논리적으로 디코딩하는 절차가 선행이 되어야 디지털 로직에 이 PPM통신을 접목할 수가 있는 것이다.

이에 대한 실제적인 구현은 제2도의 준비시간 구간(Low상태인 시간의 길이가 1750usec이상인 경우), 시작 감지시간 구간(신호가 High인 시간의 길이가 1300-2000usec)과 같이 논리적으로 디코딩되어야 하는데, 이 기능을 담당해 주는 부분이 프로토콜 디코더(1) 부분이다.

여기에서는 CPU에서 이 로칼 통신제어칩으로 보내준 입력 데이터가 디코딩이 되게 되고 입력 데이터의 내용은 수신되는 쪽의 번지들에 대한 m비트표현(디코딩 결과 cad(m:1)의 병렬 데이터로 변환 됨)과 출력상태를 결정하게 되는 데이터(여기서는 out(n:1)의 n개의 출력에 대한 것으로 표현하였음)두 종류로 구성이 되어 있다.

이 두 종류의 입력 신호에 이어서 들어오는 신호들에 대하여서는 그들의 하가에지(Falling Edge)가 검출되고 난 뒤 일정 시간의 지연후에 이 하강에지에 맞추어서(제어 카운터(2)의 fsync신호를 의미)Dout(제2래치부,7)의 출력)을 통하여 준비된 갯 수의 데이터를 시스템 CPU로 보내게 된다.

제어 카운터(2)는 m+n개의 입력 데이터가 들어오고 난 뒤에 alc신호를 발생시키고 이를 프로토콜 디코더(1)에서 병렬 데이터로 만들어준 데이터(out(n:1), cad(m:1)의 내용)를 제1래치부(3)에서 래치하는 클럭으로 사용하게 하고 외부회로와 내부회로에 같이 필요한 clko를 만들어 주기도 한다.

한편 제1래치부(3)는 어드레스 비교기(4)와 출력버퍼(5)에 필요한 cad(m:1) out(n:1)들을 alc에 의하여 넘겨주는 역할을 한다.

또 어드레스 비교기(4)는 이 칩의 번지를 m비트로 표현하는 ead(m:1)과 (만약에 적용 시스팀에서 요구하는 번지의 갯 수가 256개라면 m=8로 주어지게 된다)m비트로 표현되는 번지 기능을 담당한다.

이 adstate신호가 High로 되었을 때 만 출력버퍼(5), 제2래치부(7)는 동작을 한다.

출력버퍼(5)는 CPU에서 보낸 번지와 이 칩의 번지가 같음을 나타내는 adstate가 High로 되었을 때 CPU에서 보낸 번지와 이 칩의 번지가 같음을 나타내는 adstate가 High로 되었을 때 CPU에서 동작을 명령하는 데이터가 담겨있는 out(n:1)을 출력시키는 기능을 담당하는 블록이다.

카운터(6)는 clko를 클럭으로 사용하고 들어온 신호를 creset신호에 의하여 멈추어 질 때까지 카운트 하여 이를 병렬 x비트(av(x:1)신호를 의미)로 표현하여 그 다음 처리 블록인 제2래치부(7)로 보내어 주는 역할을 담당한다.

제2래치부(7)는 이렇게 준비된 데이터를 직렬 데이터로 변환하여(Dout 신호)시스팀 CPU에 보내는 역할을 수행한다.

여기서 k는 ead(m:1), av(x:1), sigA(a:1), sigB(b:1), sigZ(z:1)로 표현되는 모든 병렬데이타로서 그 수는 m+x+a+b+z개가 된다.

이것을 직렬 데이터로 바꾼 것이 Dout출력을 통하여 CPU로 전달이 되게 된다.

이와같이 본 바라명은 PPM신호를 받아서 이를 디코딩하여 이 칩의 외부 상태를 알려주는 입력 조건들(번지에 대한 정보, 해당 번지에서 각종 감지의 상태를 다시 말하면 CPU로 보내고자 하는 해당 번지의 상태)과 비교 분석하여 동작 상태의 여부를 결정하게 하는 출력을 제1도의 out(n:1)과 같이 n개를 할당해 줄 수 있다.

또한, 제2도의 Data IN의 신호를 입력값에 해당이 되는 것과 출력 신호에 해당하는 것이 직렬 데이터의 형식으로 들어 왔을 때 m+n개의 입력에 해당하는 데이터 값의 디코딩은 프로토콜 디코더(1)에서 처리하여 다음 블록으로 넘기고 출력에 해당하는 신호는 제어 카운터(2)를 통하여 그들의 폴링 에지에 맞추어(즉 제1도의 fsync에 맞추어)k개(k=m+x+a+b+z)의 비트를 CPU로 보낼 수가 있다.

또한, 제1도의 제어카운터(2)에서 발생한 alc(상기 프로토콜 디코더(1)의 입력에 해당하는 데이터의 전송이 끝나고 출력에 해당하는 신호가 들어오기 직전에 이 alc신호가 한 번 하이로 되었다가 로우로 되게 함)신호가 제1래치부(3)의 클럭으로 사용된다.

제1도의 어드레스 비교기(4)와 같이 디코딩된 번지와 이 로컬 통신제어 칩이 칩이 설치된 곳의 번지가 일치하였을 때만 adstate신호가 하이가 되게 하여 이 경우에만 출력버퍼(5), 제2래치부(7)가 동작이 되도록 한다.

또한, 제1도에서와 같이 카운터(6)의 동작에 있어서 내부에서 생성시켜준 clko를 사용하여 adstate와 creset의 관계에 의하여 발생되는 av(x:1)의 병렬 데이터를 생성시켜 준다.

그리고 제1도의 제2래치부(7)를 이용하여 이 칩이 설치된 곳의 센서 값들 k개를 직렬 데이터로 바꾸어 Dout에 실어 보낸다.

이상과 같은 본 발명은 PPM통신방식을 채택하는 시스템에서 디지털 로직과의 접목기능과 아울러 로칼 통신제어기능을 가지게 되는 칩의 제작이 가능하게 되는 것이다.

즉, 로칼 통신을 수행하고자 하는 시스템을 구성할 수 있는 효과가 있다.

Claims (1)

1. 펄스위치변조(PPM)방식의 입력 데이터를 수신되는 측의 번지들에 대한 m비트의 병렬데이타(cad(m:1))와 출력상태를 결정하게 되는 n비트의 데이터(out(n:1))를 디코딩하는 프로토콜 디코더(1)와, 상기 프로토콜 디코더(1)에서 출력된 m+n개의 입력 데이터가 들어오고 난 뒤에 클럭('alc'신호)를 발생시키고, 외부회로와 내부회로에 같이 필요한 클럭(clko)을 만들며, 아울러 상기 m비트, n비트의 데이터의 신호에 이어서 들어오는 신호들에 대하여 폴링 에지가 검출되고 난 후 일정시간의 지연 후에 이 폴링 에지에 맞추어 프레임 동기신호(fsync)를 출력하는 제어 카운터(2)와, 상기 제어 카운터(2)에서 발생된 클럭(alc)에 따라 상기 프로토콜 디코더(1)에서 출력된 병렬 데이터를 래치하는 제1래치부(3)와, 칩의 번지를 m비트로 표현하는 ead(m:1)과 상기 제1래치부(3)로부터 출력된 m비트로 표현되는 번지인 cad(m:1)을 서로 비교하여 그 값이 같으면 중앙처리장치에서 보낸 번지와 이 칩이 번지가 같음을 나타내는 adstate신호를 하이(high)로 되게 하는 어드레스 비교기(4)와, 중앙처리장치에서 지정한 번지와 해당 번지가 일치하였을 때 중앙처리장치에서 보내어 준 값들을 출력시키는 출력버퍼(5)와, 상기 어드레스 비교기(4)에서 출력된 adstate신호가 하이일 때 동작되어 상기 제어 카운터(2)에서 출력된 클럭(clko)에 따라 입력된 acount신호를 creset신호에 의하여 멈추어 질 때까지 카운트하여 이를 병렬 x비트로 표현하여 출력하는 카운터(6)와, 출력에 해당하는 신호를 받아서 이들의 폴링 에지에 맞추어 해당번지의 감지값을 직렬 데이터의 형태로 바꾸어 중앙처리장치로 보내어 주는 제2래치부(7)로 구성된 것을 특징으로 하는 로컬 통신제어 칩.