KR100245402B1 - 무선 비동기 전송 모드 시스템의 프레임 동기 검출회로 - Google Patents

무선 비동기 전송 모드 시스템의 프레임 동기 검출회로 Download PDF

Info

Publication number
KR100245402B1
KR100245402B1 KR1019970059805A KR19970059805A KR100245402B1 KR 100245402 B1 KR100245402 B1 KR 100245402B1 KR 1019970059805 A KR1019970059805 A KR 1019970059805A KR 19970059805 A KR19970059805 A KR 19970059805A KR 100245402 B1 KR100245402 B1 KR 100245402B1
Authority
KR
South Korea
Prior art keywords
frame
header
subframe
pattern matching
error counter
Prior art date
Application number
KR1019970059805A
Other languages
English (en)
Other versions
KR19990039640A (ko
Inventor
김대식
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970059805A priority Critical patent/KR100245402B1/ko
Publication of KR19990039640A publication Critical patent/KR19990039640A/ko
Application granted granted Critical
Publication of KR100245402B1 publication Critical patent/KR100245402B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
    • H04J3/1617—Synchronous digital hierarchy [SDH] or SONET carrying packets or ATM cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 프레임 동기 상태에서 2개의 프레임 헤더/부프레임 헤더 패턴 에러를 고려함은 물론 6개의 HEC에러들이 발생하는 경우를 더 고려하여 프레임 동기가 벗어나는 것을 검출할 수 있도록 한 무선 비동기 전송 모드(ATM)시스템의 프레임 동기 검출회로에 관한 것으로, 데이터를 수신할 때 프레임 헤더 또는 부프레임 헤더 에러와 HEC를 검출하여 정상적인 프레임 데이터가 아니라는 것을 판별하여 어느 한계값을 넘으면 프레임을 벗어났다는 것을 검출할 수 있도록 한 것이다.

Description

무선 비동기 전송 모드 시스템의 프레임 동기 검출회로
본 발명은 무선 비동기 전송모드(ATM: Asynchronous Transfer Mode ; 이하, 'ATM'이라 약칭함) 시스템에 관한 것으로, 특히 무선 ATM이나 위성통신에서 데이터 수신시 정상적인 프레임을 구성하도록 하는데 있어서,프레임 동기 상태에서 2개의 프레임 헤더/부프레임 헤더 패턴 에러를 고려함은 물론 6개의 HEC에러들이 발생하는 경우를 더 고려하여 프레임 동기가 벗어나는 것을 검출할 수 있도록 한 무선 비동기 전송 모드(ATM)시스템의 프레임 동기 검출회로에 관한 것이다.
일반적으로 STM-1프레임 구조에 있어서는,수신되는 8비트 병렬데이터를 가지고 프레임 동기 기능을 수행한다.
디프레이머 기능 수행중에 검출하는 경보신호로는 OOF(Out Of Frame)와 LOF(Loss of Frame)가 있다.
여기서, OOF경보는 4번 연속 동기 패턴에 에러가 발생된 경우에 검출되고, OOF의 발생횟수는 8비트 계수기를 이용하여 누적하며, 오버 플로우시 인터럽트를 CPU에 알리며, 24번 이상의 OOF발생시에 LOF경보를 발생한다.
따라서, 종래에는 STM-1프레임의 구조에 있어서, 2430바이트에 2개 바이트의 프레임 헤더만이 할당되어 있어 동기가 벗어났음을 알려면 최소 다음 프레임 헤더 바이트가 나오는 것을 카운트해야 하는데 2428바이트를 지나야 알 수 있으며,또한 4번 연속해서 프레임 헤더 바이트를 검출해야 OOF로 발생되는 문제가 있다.
본 발명은 이와같은 종래의 문제점을 해결하기 위하여 안출한 것으로, 프레임 헤더와 여러개의 규칙적인 부프레임 헤더를 두어 랜덤 에러나 버스트 에러에 의한 데이터에 에러가 발생했을 때 몇 개 부프레임내에서 즉시 헤더에러를 체크하여 일정한계값에 이르면 OOF를 발생할 수 있는 무선 비동기 전송 모드(ATM)시스템의 프레임 동기 검출회로를 제공하는데 그 목적이 있다.
이와같은 목적을 달성하기 위한 본 발명은 데이터를 수신할 때 프레임 헤더 또는 부프레임 헤더 에러와 HEC를 검출하여 정상적인 프레임 데이터가 아니라는 것을 판별하여 어느 한계값을 넘으면 프레임을 벗어났다는 것을 검출할 수 있도록 구성함을 특징으로 한다.
도 1은 본 발명 무선 비동기 전송 모드(ATM)교환기의 프레임 동기 검출회로도
도 2는 본 발명의 상세회로도
도 3은 본 발명에 따른 프레임 동기 상태 천이도를 나타낸 도면
〈도면의 주요 부분에 대한 부호의 설명〉
1,4:레지스터 2:제1패턴매칭회로
3:프레임 헤더 에러 카운터 5:제2패턴매칭회로
6:부프레임 헤더 에러 카운터 7:오아게이트
8:HEC에러 카운터 9:앤드게이트
NA:낸드게이트
이하, 본 발명의 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따라 프레임의 아웃 오브 프레임(Out Of Frame)상태를 검출하기 위한 회로도로, 프레임 동기클럭에 따라 데이터를 이동시키는 다수의 레지스터(1)와, 상기 레지스터(1)의 출력에서 정해진 프레임 헤더값과 부프레임 헤더값을 비교하여 일치할 때 하이레벨,일치하지 않을때 로우레벨을 출력시키는 제1패턴 매칭회로(2)와,상기 제1패턴 매칭회로(2)로부터 로우레벨값이 소정개수 입력되는 것을 카운트하는 프레임 헤더 에러 카운터(3)와, 입력되는 데이터와 부프레임 동기클럭을 이동시키는 레지스터(4)와, 상기 레지스터(4)의 출력에서 정해진 프레임 헤더값과 부프레임 헤더값을 비교하여 일치할 때 하이레벨,일치하지 않을 때 로우레벨을 출력시키는 제2패턴 매칭회로(5)와, 상기 제2패턴 매칭회로(5)로부터 로우레벨값이 소정개수 입력되는 것을 카운트하는 부프레임 헤더 에러 카운터(6)와, 상기 프레임 헤더 에러 카운터(3)와 부프레임 헤더 에러 카운터(6)의 출력을 논리합시키는 오아게이트(7)와, 수신된 HEC에러를 카운트하는 HEC에러 카운터(8)와,상기 오아게이트(7)와 HEC에러 카운터(8)의 출력을 논리곱하여 OOF신호를 출력하는 앤드게이트(9)로 구성된 것이다.
도 2는 상기 도 1의 상세회로도를 나타낸 것으로,상기 다수(여기서는 4개)의 레지스터(1)에서 각각의 레지스터는 도면에 도시된 바와같이 8개의 디플립플롭(D1-D8)으로 구성되며,마찬가지로 상기 하나의 레지스터(4) 또한 8개의 디플립플롭(D1-D8)으로 구성된다.
또한, 상기 제1,제2패턴 매칭회로(2)(5)는,플립플롭으로부터 입력되는 신호를 비논리곱하는 낸드게이트(NA)로 구성된다.
이와같이 구성된 본 발명은 수신된 데이터들이 입력되는 프레임 동기클럭과 부프레임 동기 클럭에 따라 레지스터(1)(4)에 입력되는데 이러한 레지스터(1)(4)내의 8개의 디플립플롭(D1-D8)을 통과한 데이터들은 제1,제2패턴매칭회로(2)(5)를 통하여 정해진 프레임 헤더값과 부프레임 헤더값이 비교된다.
만일, 제1,제2패턴매칭회로(2)(5)에서 비교된 값이 일치할 경우에는 하이레벨인 ＆quot;1＆quot;을 출력하고,일치하지 않을 경우에는 로우레벨인 ＆quot;0＆quot;을 출력한다.
따라서, 프레임 헤더 에러 카운터(3)와 부프레임 헤더 에러 카운터(6)에 의해 카운트된 값이 오아게이트(7)에 입력될 때, 프레임 헤더 에러 카운터(3)와 부프레임 헤더 에러 카운터(6)중 어느 하나의 카운터가 0값을 카운트한 것이 6개 오아게이트(7)에 입력되면, 오아게이트(7)로부터 하이레벨이 출력된다.
또한, 오아게이트(7)의 하이레벨의 출력과 HEC에러 카운터(8)로부터 입력되는 신호를 앤드게이트(9)에서 논리곱하여 OOF 신호를 출력하게 되는 것이다.
한편, 2바이트로 이루어지는 프레임 헤더와 부프레임 헤더 및 45개의 셀로 이루어진 프레임 구조는 높은 잡음 환경하에서 셀 경계 식별능력을 향상시키기 위해 몇개 셀 헤더 에러 검출 방법(즉,HEC)을 사용하며 규칙적인 프레이밍 비트 패턴들을 제공해 수신 8비트 병렬 데이터로부터 프레임 기능을 수행한다.
프레임 헤더 패턴과 부프레임 헤더 패턴이 주기적으로 도착되었다는 것은 그 시스템이 동기되었음을 확인하는 것으로 사용된다.
그러나 동기상태에서 n(2=개)의 헤더 패턴 에러에 m(=6)개의 HEC에러 발생의 경우를 더 첨가하여 프레임의 손실 확률을 줄였다.
리프레임 기능 수행중에 검출하는 경보 신호로는 OOF와 FS(Frame Sync)가 있다.
도 3은 프레임 동기 상태 천이도를 나타낸 것으로, OOF경보는 n개(예를들어 2번) 연속 프레임 또는 부프레임 헤더 동기 패턴에 에러가 발생되고,셀 경계 식별블록에서 m개(예를들어 6개)의 셀 헤더 에러가 발생된 경우에 선언된다.
또한, FS경보는 Y개 부프레임내에서 올바른 X개의 프레임/부프레임 헤더를 찾았을 때 선언된다.
OOF의 발생횟수는 8비트 카운터를 이용하여 누적하며, 오버플로우(Overflow)발생시 인터럽트로 제어부인 CPU에 알린다.
이상에서 설명한 바와같은 본 발명은 부프레임 헤더 에러와 6개의 HEC에러의 2개 인자를 더 추가하여 2개의 프레임 헤더 에러나 부프레임 에러가 검출된 다음 6개의 HEC에러까지 검출되었을 때만이 OOF를 선언하게 함으로써 종래 프레임 헤더만 가지고 OOF를 선언했을 때보다 프레임 데이터의 손실 횟수를 감수시킬 수 있는 효과가 있다.

Claims (3)

  1. 입력되는 프레임 동기클럭에 따라 수신데이타를 이동시키는 다수의 레지스터와,상기 레지스터의 출력에서 정해진 프레임 헤더값과 부프레임 헤더값을 비교하여 일치할 때 하이레벨,일치하지 않을 때 로우레벨을 출력시키는 제1패턴 매칭회로와,상기 제1패턴 매칭회로로부터 로우레벨값이 소정개수 입력되는 것을 카운트하는 프레임 헤더 에러 카운터와,입력되는 데이터와 부프레임 동기클럭을 이동시키는 하나의 레지스터와,상기 하나의 레지스터의 출력에서 정해진 프레임 헤더값과 부프레임 헤더값을 비교하여 일치할 때 하이레벨,일치하지 않을 때 로우레벨을 출력시키는 제2패턴 매칭회로와,상기 제2패턴 매칭회로로부터 로우레벨값이 소정개수 입력되는 것을 카운트하는 부프레임 헤더 에러 카운터와, 상기 프레임 헤더 에러 카운터와 부프레임 헤더 에러 카운터의 출력을 논리합시키는 오아게이트와,수신된 HEC에러를 카운트하는 HEC에러 카운터와,상기 오아게이트와 HEC에러 카운터의 출력을 논리곱하여 OOF신호를 출력하는 앤드게이트로 구성된 것을 특징으로 하는 무선 비동기 전송 모드(ATM)시스템의 프레임 동기 검출회로.
  2. 제 1항에 있어서, 상기 레지스터가 다수개의 디플립플롭으로 구성된 것을 특징으로 하는 무선 비동기 전송모드(ATM)시스템의 프레임 동기 검출회로.
  3. 제 1항에 있어서, 상기 제1,제2패턴매칭회로가,플립플롭으로부터 입력되는 신호를 비논리곱하는 낸드게이트로 구성된 것을 특징으로 하는 무선 비동기 전송모드(ATM)시스템의 프레임 동기 검출회로.
KR1019970059805A 1997-11-13 1997-11-13 무선 비동기 전송 모드 시스템의 프레임 동기 검출회로 KR100245402B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970059805A KR100245402B1 (ko) 1997-11-13 1997-11-13 무선 비동기 전송 모드 시스템의 프레임 동기 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970059805A KR100245402B1 (ko) 1997-11-13 1997-11-13 무선 비동기 전송 모드 시스템의 프레임 동기 검출회로

Publications (2)

Publication Number Publication Date
KR19990039640A KR19990039640A (ko) 1999-06-05
KR100245402B1 true KR100245402B1 (ko) 2000-02-15

Family

ID=19524662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970059805A KR100245402B1 (ko) 1997-11-13 1997-11-13 무선 비동기 전송 모드 시스템의 프레임 동기 검출회로

Country Status (1)

Country Link
KR (1) KR100245402B1 (ko)

Also Published As

Publication number Publication date
KR19990039640A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
EP0563936B1 (en) Frame synchronization circuit for digital communication system
US6693919B1 (en) Frame synchronization method and frame synchronization circuit
US5132991A (en) Frame error detection system
KR100245402B1 (ko) 무선 비동기 전송 모드 시스템의 프레임 동기 검출회로
US5113417A (en) Frame detection system
US5235603A (en) System for determining loss of activity on a plurality of data lines
JP3322561B2 (ja) Ｆｍ文字多重放送用受信機
KR19990039639A (ko) 무선 비동기 전송 모드 시스템의 프레임 동기 검출회로
KR0135335B1 (ko) 디에스3(ds3)통신 시스템에서의 경보표시신호(ais)검출회로
KR950002443B1 (ko) 동기식통신방식의 특정단어검출장치
JP3412927B2 (ja) フレーム同期回路
KR0150237B1 (ko) 동기전송 시스템의 프레이밍 바이트 에러 검출기
KR200158764Y1 (ko) 동기식 직렬 수신 장치
JP3131670B2 (ja) デジタル伝送システムのポインタ処理回路におけるｎｄｆ生成回路
JPS63116537A (ja) 同期保護回路
CN117110845A (zh) 一种测试模式控制电路、方法及芯片
KR100273246B1 (ko) 스테이트머신에러수정장치
KR100238723B1 (ko) 동기식 전송시스템의 프레임 동기화 장치
JPH0514443A (ja) 連続パターン個数検出回路
JP2944420B2 (ja) 伝達単位不一致検出方法及び伝達単位不一致検出装置
JPH08163109A (ja) データ入力断検出回路
JPH0653917A (ja) ディジタル伝送システムのフレームフォーマット中のデータ位置検出回路
JPH03178236A (ja) シングルフレーム同期検出・保護方式
JP2001127746A (ja) タイミング伝送方式
JPS61158232A (ja) 逐次的プリアンブル信号検出回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021018

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee