JPH08163109A - データ入力断検出回路 - Google Patents

Abstract

(57)【要約】 【目的】データクロックを用いることなく、簡易な構成
でデータ入力断の検出をより安定的に行うことを可能と
する。 【構成】タイミング生成回路２は、フレームパルスの立
ち上がり後におけるリファレンスクロック（データクロ
ックの周波数の１／３Ｎの周波数を有する）の最初およ
び２番目の立ち上がりにともなう前記リファレンスクロ
ックの“Ｈ”レベル期間に“Ｈ”レベルとなる同期パタ
ン検出タイミング信号および前記リファレンスクロック
の３番目の立ち上がりに同期して立ち上がる入力断検出
タイミング信号を生成する。同期パタン識別回路１１
は、前記同期パタン検出タイミング信号に同期してデー
タから所定の同期パタンの検出を行う。カウンタ１２
は、同期パタン識別回路１１での検出結果に基づいてデ
ータの入力断の検出を行い、検出したとき前記入力断検
出タイミング信号に同期して入力断検出信号を出力す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、同期化ディジタルハイ
アラーキに準拠した通信網に適用され、データの入力断
を検出するデータ入力断検出回路に関する。

【０００２】

【従来の技術】近年、データ伝送の高速化、多様化によ
りネットワークの複雑化が著しいが、高速化、多様化を
図った上で、シンプル、経済的かつ運用性の高いネット
ワークが求められている。このようなネットワークを構
築するための一技術として、同期化ディジタルハイアラ
ーキ（ＳＤＨ：Synchronous Digital Hierarchy ）があ
る。

【０００３】このＳＤＨでは、ＳＴＭ−１（Synchronou
s Transport Module Level-1）フレームと称する156Mbp
s の伝送フレーム構造を基本としており、このＳＴＭ−
１フレームをＮ個（Ｎは整数）、バイト多重したＳＴＭ
−Ｎフレームが規定されている。

【０００４】ＳＴＭ−Ｎフレームとは図３に示すような
伝送フレーム構造であり、１バイト（８ビット）データ
を９行×２７０Ｎ列に配列した構成となっている。ＳＴ
Ｍ−Ｎフレームは、各行の第１列から第９Ｎ列までが情
報伝送のために必要な管理情報であるセクションオーバ
ヘッド（ＳＯＨ）に、また各行の第９Ｎ＋１列から第２
７０列までが伝送データであるペイロードに設定されて
いる。

【０００５】さて、このようなＳＤＨに準拠した通信網
にて用いられるデータ伝送装置などでは、信頼性向上の
ために各種の監視を行うが、そのうちの１つにデータ入
力断の監視がある。

【０００６】図４はこのようなデータ入力断の監視を行
うためのデータ入力断検出回路の従来の構成を示す機能
ブロック図である。このデータ入力断検出回路では、フ
レーム同期パタン検出回路４において、図３に示すよう
にセクションオーバヘッドの先頭の３Ｎバイトおよびそ
の次の３Ｎバイトにそれぞれ設定されているＡ１バイ
ト、Ａ２バイトに挿入されたフレーム同期パタンを同期
パタン識別回路４１により検出し、この同期パタン識別
回路４１での検出状況に基づいてカウンタ４２によりデ
ータ入力状態を判断し、その判断結果を示す入力断検出
信号を出力する。

【０００７】このデータ入力断検出回路は、具体的には
以下のように動作する。まず図５に示すように、データ
に同期したフレームパルスの立ち上がりよりデータに同
期したデータクロックのカウントをカウンタ５が開始す
ることにより、同期パタン識別回路４１に入力されてい
るデータのフレーム中での位置を示すカウント出力を得
る。そしてエンコーダ６において、カウンタ出力から図
５に示すようにフレーム同期パタンが挿入されるＡ１バ
イト，Ａ２バイトの位置を示す同期パタン検出タイミン
グ信号を生成し、同期パタン識別回路４１に与える。同
期パタン識別回路４１では、同期パタン検出タイミング
信号により示された位置におけるデータと所定のパタン
とを比較し、所定のパタンに一致するデータが検出でき
たら同期パタン検出信号を“Ｈ”レベルとする。

【０００８】一方、エンコーダ６は同期パタン検出タイ
ミング信号のほかに、図５に示すように同期パタン検出
タイミング信号の立ち下りからデータクロックの１周期
分に亙り“Ｈ”レベルとなる入力断検出タイミング信号
を生成し、カウンタ４２に与える。カウンタ４２は、入
力断検出タイミング信号の立ち下りに同期して同期パタ
ン検出信号を取り込み、フレーム同期パタンの検出／非
検出をカウントし、所定の入力断検出条件（例えば、所
定数のフレームに亙って非検出ならデータ入力断）に沿
って入力断検出信号のイネーブル／ディスエネーブルを
行う。

【０００９】なお、フレームパルスまたはデータクロッ
クが異常であるときには同期パタン検出タイミング信号
または入力断検出タイミング信号が正しく生成されてい
ないことから、カウンタ４２ではフレームパルスまたは
データクロックの異常をフレームパルス入力断検出信号
およびクロック断検出信号に基づいて認識し、異常時に
は入力断検出信号をマスクする。

【００１０】ところで以上の構成のデータ入力断検出回
路では、同期パタン検出タイミング信号および入力断検
出タイミング信号を生成するためにカウンタを用いてい
るために、回路規模が大きいという不具合がある。ま
た、同期パタン検出タイミング信号および入力断検出タ
イミング信号を生成するためにデータクロックを用いる
ことから、このデータクロックが異常になるとデータ入
力断の検出が行えなくなってしまうという不具合があ
る。

【００１１】

【発明が解決しようとする課題】以上のように従来のデ
ータ入力断検出回路は、データに同期したデータクロッ
クをカウントすることによってフレーム同期パタンの位
置を検出するため、回路規模が大きく、またデータクロ
ックの異常によりデータ入力断の検出が行えなくなって
しまうという不具合があった。

【００１２】本発明はこのような事情を考慮してなされ
たものであり、その目的とするところは、データクロッ
クを用いることなく、簡易な構成でデータ入力断の検出
をより安定的に行うことができるデータ入力断検出回路
を提供することにある。

【００１３】

【課題を解決するための手段】以上の目的を達成するた
めに本発明は、同期化ディジタルハイアラーキ（ＳＤ
Ｈ）にて規定されたＳＴＭ−Ｎフレームのフレーム構造
をもつデータ、このデータのフレームの先端に同期して
立ち上がるフレームパルス、前記データに同期したクロ
ック信号の約１／３Ｎの周波数を有するリファレンスク
ロックおよび前記フレームパルスの異常時に所定のレベ
ルとなるフレームパルス入力断検出信号を受けて動作す
るものであり、前記フレームパルスの立ち上がり後にお
ける前記リファレンスクロックの最初および２番目の立
ち上がりに同期して前記リファレンスクロックが“Ｈ”
レベルである期間に亙り“Ｈ”レベルとなる同期パタン
検出タイミング信号を生成するとともに、前記フレーム
パルスの立ち上がり後における前記リファレンスクロッ
クの３番目の立ち上がりに同期して立ち上がる入力断検
出タイミング信号を生成する例えばタイミング生成回路
などのタイミング信号生成手段と、前記同期パタン検出
タイミング信号に同期して前記データから所定の同期パ
タンの検出を行う例えば同期パタン識別回路などの同期
パタン検出手段と、この同期パタン検出手段での同期パ
タンの検出結果に基づいてデータの入力断の検出を行
い、前記フレームパルス入力断検出信号が前記所定レベ
ルではないときに前記データの入力断を検出したとき、
前記入力断検出タイミング信号に同期して入力断検出信
号を出力する例えばカウンタなどの入力断検出手段とを
具備した。

【００１４】

【作用】このような手段を講じたことにより、データに
同期したクロック信号の約１／３Ｎの周波数を有するリ
ファレンスクロックに基づき、フレームパルスの立ち上
がり後におけるリファレンスクロックの最初および２番
目の立ち上がりに同期して前記リファレンスクロックが
“Ｈ”レベルである期間に亙り“Ｈ”レベルとなる信号
として同期パタン検出タイミング信号が、また前記フレ
ームパルスの立ち上がり後における前記リファレンスク
ロックの３番目の立ち上がりに同期して立ち上がる信号
として入力断検出タイミング信号がそれぞれ生成され
る。そして前記同期パタン検出タイミング信号に同期し
て前記データから所定の同期パタンの検出が行われると
ともに、同期パタンの検出結果に基づいてデータの入力
断の検出が行われ、前記フレームパルス入力断検出信号
が前記所定レベルではないときに前記データの入力断が
検出されたとき、前記入力断検出タイミング信号に同期
して入力断検出信号が出力される。

【００１５】

【実施例】以下、図面を参照して本発明の一実施例につ
き説明する。図１は本実施例に係るデータ入力断検出回
路の構成を示す機能ブロック図である。この図に示すよ
うに本実施例のデータ入力断検出回路は、フレーム同期
パタン検出回路１およびタイミング生成回路２からな
り、ＳＴＭ−１フレームをなすデータ、データのＳＴＭ
−１フレームに同期したフレームパルス、データクロッ
クの１／３Ｎの周波数、すなわちデータクロックの１／
３の周波数（６．４８MHz ）を有した、データとは非同
期のリファレンスクロックおよびフレームパルスの状態
を示すフレームパルス入力断検出信号を受けて動作す
る。なお、リファレンスクロックは、本実施例のデータ
入力断検出回路が適用されるデータ伝送装置などにおい
て、データとは無関係に発生されている。

【００１６】フレーム同期パタン検出回路１は、同期パ
タン識別回路１１およびカウンタ１２を有する。同期パ
タン識別回路１１は、データおよびタイミング生成回路
２で生成される同期パタン検出タイミング信号を受け、
同期パタン検出タイミング信号に同期してデータと所定
のフレーム同期パタンとの比較を行う。そして比較結果
を示す同期パタン検出信号をカウンタ１２へと出力す
る。カウンタ１２は、同期パタン検出信号およびタイミ
ング生成回路２で生成される入力断検出タイミング信号
を受け、入力断検出タイミング信号に同期して、フレー
ム同期パタンの検出／非検出のカウントおよび所定の入
力断検出条件に沿っての入力断検出信号のイネーブル／
ディスエネーブルを行う。またカウンタ１２は、フレー
ムパルス入力断検出信号を受け、フレームパルスの異常
時には入力断検出信号をマスクする。

【００１７】タイミング信号生成回路２は、フレームパ
ルスおよびリファレンスクロックに基づいて同期パタン
検出タイミング信号および入力断検出タイミング信号を
生成し、同期パタン検出タイミング信号を同期パタン識
別回路１１へ、また入力断検出タイミング信号をカウン
タ１２へそれぞれ与える。

【００１８】次に以上のように構成されたデータ入力断
検出回路の動作を説明する。まずタイミング生成回路２
では図２に示すように、フレームパルスが立ち上がった
直後のリファレンスクロックの立ち上がりからリファレ
ンスクロックの２周期分を同期パタン検出タイミング信
号として出力し、他の期間には“Ｌ”レベルを同期パタ
ン検出タイミング信号として出力する。またタイミング
生成回路２では、フレームパルスが立ち上がったのちの
リファレンスクロックの３番目の立ち上がりに同期して
入力断検出タイミング信号を“Ｌ”レベルから“Ｈ”レ
ベルに変化させる。

【００１９】一方、同期パタン識別回路１１は、同期パ
タン検出タイミング信号の１番目の立ち上がりに同期し
てデータとＡ１バイトの所定のパターンとの比較を、ま
た同期パタン検出タイミング信号の２番目の立ち上がり
に同期してデータとＡ２バイトの所定のパターンとの比
較をそれぞれ行う。

【００２０】ここでＳＴＭ−１フレームでは、フレーム
パルスの立ち上がり直後の３バイトがＡ１バイトに、ま
たその次の３バイトがＡ２バイトにそれぞれ設定されて
いる。一方、リファレンスクロックは、データクロック
の１／３の周波数を有するので、その１周期はデータの
３バイト分の入力期間、すなわちＡ１バイトおよびＡ２
バイトのそれぞれの入力期間（１５４ｎｓ）に相当する
ものとなる。従って上述のように生成された同期パタン
検出タイミング信号の１番目の立ち上がりは、同期パタ
ン識別回路１１へのＡ１バイトの入力期間中に必ず１回
存在し、また同期パタン検出タイミング信号の２番目の
立ち上がりは、同期パタン識別回路１１へのＡ２バイト
の入力期間中に必ず１回存在する。かくして、データが
正常に入力されており、データ中にＡ１バイトのパタン
およびＡ２バイトのパタンが正しく存在すれば、同期パ
タン識別回路１１ではＡ１バイトのパタンおよびＡ２バ
イトのパタンのデータを検出することができるのであ
る。逆に、上記タイミングでＡ１バイトのパタンおよび
Ａ２バイトのパタンのデータを検出できなければ、デー
タに異常があると判断できる。そこで同期パタン識別回
路１１は、Ａ１バイトのパターンに一致するデータおよ
びＡ２バイトのパターンに一致するデータのいずれか一
方でも得られなかった場合、同期パタン検出信号を異常
有りを示す“Ｈ”レベルとする。

【００２１】カウンタ１２は、以上のように同期パタン
識別回路１１から出力される同期パタン検出信号に基づ
いてフレーム同期パタンの有無をカウントし、所定の入
力断検出条件が満たされた場合には、図２に示すように
入力断検出タイミング信号の立ち上がりに同期して入力
断検出信号をデータ入力断である旨を示す“Ｌ”レベル
とする。また所定の入力断解除条件が満たされた場合に
は、入力断検出タイミング信号の立ち上がりに同期して
入力断検出信号を“Ｈ”レベルとする。ただしカウンタ
１２は、フレームパルス入力断検出信号がフレームパル
スの異常を示す時には入力断検出信号をマスクする。

【００２２】以上のように本実施例によれば、タイミン
グ生成回路２ではデータクロックの１／３の周波数を有
したリファレンスクロックを受け、フレームパルスが立
ち上がった直後のリファレンスクロックの立ち上がりか
らリファレンスクロックの２周期分を抽出するととも
に、他の期間を“Ｌ”レベルとすることによって同期パ
タン検出タイミング信号を生成し、またフレームパルス
が立ち上がったのちのリファレンスクロックの３番目の
立ち上がりに同期して“Ｌ”レベルから“Ｈ”レベルに
変化させることによって入力断検出タイミング信号を生
成するので、簡単なロジック回路により実現可能であ
り、カウンタやエンコーダを使用する従来に比べて回路
規模が小さくなる。なおリファレンスクロックは、本実
施例のデータ入力断検出回路が適用される装置において
他の用途で利用されているものを流用すれば良い。

【００２３】またタイミング生成回路２では、同期パタ
ン検出タイミング信号および入力断検出タイミング信号
の生成にデータクロックを用いないことから、データク
ロックに異常が発生してもデータ入力断の検出が行えな
くなってしまうことはない。またデータクロックの異常
時に入力断検出信号をマスクする機能が必要ないことか
ら、カウンタ１２の回路規模も小さくすることができ
る。

【００２４】なお本発明は上記実施例に限定されるもの
ではない。例えば上記実施例ではＳＴＭ−１フレームを
なすデータを取り扱うものを例示しているが、他のフレ
ームをなすデータを取り扱うことも可能である。この場
合、取り扱うデータがＳＴＭ−Ｎフレームをなすもので
あれば、データクロックの１／３Ｎの周波数を有するリ
ファレンスクロックを受けて上述した動作を行えば良
い。このほか、本発明の要旨を逸脱しない範囲で種々の
変形実施が可能である。

【００２５】

【発明の効果】本発明によれば、同期化ディジタルハイ
アラーキ（ＳＤＨ）にて規定されたＳＴＭ−Ｎフレーム
のフレーム構造をもつデータ、このデータのフレームの
先端に同期して立ち上がるフレームパルス、前記データ
に同期したクロック信号の約１／３Ｎの周波数を有する
リファレンスクロックおよび前記フレームパルスの異常
時に所定のレベルとなるフレームパルス入力断検出信号
を受けて動作するものであり、前記フレームパルスの立
ち上がり後における前記リファレンスクロックの最初お
よび２番目の立ち上がりに同期して前記リファレンスク
ロックの半周期に亙り“Ｈ”レベルとなる同期パタン検
出タイミング信号を生成するとともに、前記フレームパ
ルスの立ち上がり後における前記リファレンスクロック
の３番目の立ち上がりに同期して立ち上がる入力断検出
タイミング信号を生成する例えばタイミング生成回路な
どのタイミング信号生成手段と、前記同期パタン検出タ
イミング信号に同期して前記データから所定の同期パタ
ンの検出を行う例えば同期パタン識別回路などの同期パ
タン検出手段と、この同期パタン検出手段での同期パタ
ンの検出結果に基づいてデータの入力断の検出を行い、
前記フレームパルス入力断検出信号が前記所定レベルで
はないときに前記データの入力断を検出したとき、前記
入力断検出タイミング信号に同期して入力断検出信号を
出力する例えばカウンタなどの入力断検出手段とを具備
したので、データクロックを用いることなく、簡易な構
成でデータ入力断の検出をより安定的に行うことができ
るデータ入力断検出回路となる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るデータ入力断検出回路
の構成を示す機能ブロック図。

【図２】図１に示すデータ入力断検出回路における各信
号のタイミングを示すタイミング図。

【図３】ＳＤＨにおけるＳＴＭ−Ｎフレームの伝送フレ
ーム構造を模式的に示す図。

【図４】従来のデータ入力断検出回路の構成を示す機能
ブロック図。

【図５】図４に示すデータ入力断検出回路における各信
号のタイミングを示すタイミング図。

【符号の説明】

１…フレーム同期パタン検出回路 １１…同期パタン識別回路 １２…カウンタ ２…タイミング生成回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 同期化ディジタルハイアラーキ（ＳＤ
   Ｈ）にて規定されたＳＴＭ−Ｎフレームのフレーム構造
   をもつデータ、このデータのフレームの先端に同期して
   立ち上がるフレームパルス、前記データに同期したクロ
   ック信号の約１／３Ｎの周波数を有するリファレンスク
   ロックおよび前記フレームパルスの異常時に所定のレベ
   ルとなるフレームパルス入力断検出信号を受けて動作す
   るものであり、 前記フレームパルスの立ち上がり後における前記リファ
   レンスクロックの最初および２番目の立ち上がりに同期
   して前記リファレンスクロックが“Ｈ”レベルである期
   間に亙り“Ｈ”レベルとなる同期パタン検出タイミング
   信号を生成するとともに、前記フレームパルスの立ち上
   がり後における前記リファレンスクロックの３番目の立
   ち上がりに同期して立ち上がる入力断検出タイミング信
   号を生成するタイミング信号生成手段と、 前記同期パタン検出タイミング信号に同期して前記デー
   タから所定の同期パタンの検出を行う同期パタン検出手
   段と、 この同期パタン検出手段での同期パタンの検出結果に基
   づいてデータの入力断の検出を行い、前記フレームパル
   ス入力断検出信号が前記所定レベルではないときに前記
   データの入力断を検出したとき、前記入力断検出タイミ
   ング信号に同期して入力断検出信号を出力する入力断検
   出手段とを具備したことを特徴とするデータ入力断検出
   回路。