CN117110845A - 一种测试模式控制电路、方法及芯片 - Google Patents
一种测试模式控制电路、方法及芯片 Download PDFInfo
- Publication number
- CN117110845A CN117110845A CN202311371048.9A CN202311371048A CN117110845A CN 117110845 A CN117110845 A CN 117110845A CN 202311371048 A CN202311371048 A CN 202311371048A CN 117110845 A CN117110845 A CN 117110845A
- Authority
- CN
- China
- Prior art keywords
- test mode
- frequency
- test
- signal
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 226
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000001514 detection method Methods 0.000 claims abstract description 35
- 238000013461 design Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
Abstract
本申请实施例提供一种测试模式控制电路、方法及芯片。该电路包括:依次电连接的检测模块,测试模式控制模块以及芯片功能模块;其中,所述检测模块用于检测测试信号的信号频率,并将所述信号频率传输至所述测试模式控制模块;所述测试模式控制模块用于根据所述信号频率确定测试模式,并将所述测试模式传输至所述芯片功能模块;所述芯片功能模块用于根据所述测试模式执行测试任务。根据本申请,可以通过单个PIN脚实现测试模式的进出及复位功能,从而减少芯片测试所需的PIN脚资源,降低了芯片设计的复杂度和测试成本。
Description
技术领域
本申请实施例涉及一种芯片测试技术领域,具体地,涉及一种测试模式控制电路、方法及芯片。
背景技术
在芯片的开发调试过程中,通常需要通过检测芯片的信号状态来确定芯片内部的工作状态,从而更加直观快速地确定芯片出现问题的原因。
相关技术中,在对芯片进行测试时,需要通过不同的PIN脚,如时钟PIN脚,数据PIN脚和一个复位PIN脚来实现测试模式的控制。
但是,上述方案中所需的PIN脚资源较多,增加了芯片设计的复杂度与测试成本。
发明内容
鉴于上述问题,本申请实施例提供了一种测试模式控制电路、方法及芯片,能够减少芯片测试所需的PIN脚资源,降低芯片设计的复杂度和测试成本。
根据本申请实施例的第一方面,提供了一种测试模式控制电路,该电路包括:
依次电连接的检测模块,测试模式控制模块以及芯片功能模块;
其中,所述检测模块用于检测测试信号的信号频率,并将所述信号频率传输至所述测试模式控制模块;
所述测试模式控制模块用于根据所述信号频率确定测试模式,并将所述测试模式传输至所述芯片功能模块;
所述芯片功能模块用于根据所述测试模式执行测试任务。
在一些实施例中,所述检测模块包括:
测试输入引脚,用于接收所述测试信号;
计时单元,用于提供预设检测时长;
频率检测单元,用于在所述预设检测时长内检测所述测试信号的信号频率。
在一些实施例中,所述测试模式控制模块包括:
模式确定单元,用于根据所述信号频率确定所述测试模式;
锁存单元,用于锁存所述测试模式,以保持当前测试模式。
在一些实施例中,所述模式确定单元具体用于:
在所述信号频率为第一频率时,确定所述测试模式为复位模式;
在所述信号频率为第二频率时,确定所述测试模式为退出测试模式;
在所述信号频率为第三频率时,确定所述测试模式为进入测试模式或复用模式;
其中,所述第一频率大于所述第二频率,所述第二频率大于所述第三频率。
根据本申请实施例的第二方面,提供了一种测试模式控制方法,应用于如本申请实施例的第一方面中任一项所述的电路中,所述方法包括:
检测测试信号的信号频率;
根据所述信号频率确定测试模式;
根据所述测试模式执行测试任务。
在一些实施例中,所述检测测试信号的信号频率,包括:
在预设检测时长内,检测所述测试信号的信号频率。
在一些实施例中,所述根据所述信号频率确定测试模式之后,所述方法还包括:
锁存所述测试模式,以保持当前测试模式。
在一些实施例中,所述根据所述信号频率确定测试模式,包括:
在所述信号频率为第一频率时,确定所述测试模式为复位模式;
在所述信号频率为第二频率时,确定所述测试模式为退出测试模式;
在所述信号频率为第三频率时,确定所述测试模式为进入测试模式或复用模式;
其中,所述第一频率大于所述第二频率,所述第二频率大于所述第三频率。
根据本申请实施例的第三方面,提供了一种芯片,包括如本申请实施例的第一方面中任一项所述的测试模式控制电路。
本申请实施例提供的测试模式控制电路、方法及芯片。通过设置依次电连接的检测模块,测试模式控制模块以及芯片功能模块;其中,所述检测模块用于检测测试信号的信号频率,并将所述信号频率传输至所述测试模式控制模块;所述测试模式控制模块用于根据所述信号频率确定测试模式,并将所述测试模式传输至所述芯片功能模块;所述芯片功能模块用于根据所述测试模式执行测试任务。根据本申请,可以通过单个PIN脚实现测试模式的进出及复位功能,从而减少芯片测试所需的PIN脚资源,降低了芯片设计的复杂度和测试成本。
上述说明仅是本申请实施例技术方案的概述,为了能够更清楚了解本申请实施例的技术手段,而可依照说明书的内容予以实施,并且为了让本申请实施例的上述和其它目的、特征和优点能够更明显易懂,以下特举本申请的具体实施方式。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本申请一实施例提供的测试模式控制电路的示意性结构图。
图2是本申请一实施例提供的测试模式控制电路的原理框图。
图3是本申请一实施例提供的测试模式控制方法的示意性流程图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本申请保护的范围。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同;本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
本申请的说明书和权利要求书及附图说明中的术语“包括”和“具有”以及它们的任何变形,意图在于覆盖而不排除其它的内容。单词“一”或“一个”并不排除存在多个。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语“实施例”并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
此外,本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序,可以明示或者隐含地包括一个或者更多个该特征。
在本申请的描述中,除非另有说明,“多个”的含义是指两个以上(包括两个),同理,“多组”指的是两组以上(包括两组)。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,机械结构的“相连”或“连接”可以是指物理上的连接,例如,物理上的连接可以是固定连接,例如通过固定件固定连接,例如通过螺丝、螺栓或其它固定件固定连接;物理上的连接也可以是可拆卸连接,例如相互卡接或卡合连接;物理上的连接也可以是一体地连接,例如,焊接、粘接或一体成型形成连接进行连接。电路结构的“相连”或“连接”除了可以是指物理上的连接,还可以是指电连接或信号连接,例如,可以是直接相连,即物理连接,也可以通过中间至少一个元件间接相连,只要达到电路相通即可,还可以是两个元件内部的连通;信号连接除了可以通过电路进行信号连接外,也可以是指通过媒体介质进行信号连接,例如,无线电波。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
为了使本领域技术人员更好地理解本申请方案,下面将结合附图,对本申请实施例中的技术方案进行清楚、完整地描述。需要说明的是,在不冲突的情况下,本申请中不同的技术特征之间可以相互结合。
图1为本申请一实施例提供的测试模式控制电路100的示意性结构图。如图1所示,本申请实施例的测试模式控制电路100可以包括依次电连接的检测模块110,测试模式控制模块120以及芯片功能模块130。
其中,所述检测模块110用于检测测试信号的信号频率,并将所述信号频率传输至所述测试模式控制模块120;所述测试模式控制模块120用于根据所述信号频率确定测试模式,并将所述测试模式传输至所述芯片功能模块130;所述芯片功能模块130用于根据所述测试模式执行测试任务。
在一个例子中,检测模块110可以包括测试输入引脚111,计时单元112以及频率检测单元113。
其中,该测试输入引脚111具体可以是一个PIN脚,用于接收测试信号。
其中,计时单元112用于提供预设检测时长。具体的,计时单元112可以是片内低频时钟,以常开的时钟周期为单位。
其中,频率检测单元113用于在预设检测时长内检测测试信号的信号频率。
在一个例子中,测试模式控制模块120可以包括模式确定单元121和锁存单元122。
其中,模式确定单元121用于根据信号频率确定测试模式。
需说明的是,测试模式也可以理解为测试状态,该测试模式通常可以包括进入测试模式,退出测试模式,复位模式以及复用模式。
示例性的,模式确定单元121在根据信号频率确定测试模式时,具体可以在所述信号频率为第一频率时,确定所述测试模式为复位模式;在所述信号频率为第二频率时,确定所述测试模式为退出测试模式;在所述信号频率为第三频率时,确定所述测试模式进入测试模式或复用模式。其中,所述第一频率大于所述第二频率,所述第二频率大于所述第三频率。
实际应用中,为了防止测试信号在任意时刻发生变化导致计数误差,即,导致信号频率出现误差,可以适当延长检测时长。例如,连续检测三个检测时长的测试信号的信号频率,只有三个检测时长内检测到的信号频率均符合第一频率或第二频率或第三频率时,才确定为对应的测试模式。
另外,为了防止计数单元的偏差导致的计数误差,即,导致信号频率出现误差,可以设置与不同测试模式对应的频率范围。
其中,锁存单元122用于锁存测试模式,以保持当前测试模式,避免测试模式的误进出。在一个例子中,锁存单元122具体可以是寄存器,通过寄存器实现测试模式的锁存,以保持在当前测试模式,同时,寄存器可以将测试模式传输至芯片功能模块130。
锁存单元122中锁存的测试模式,可以在信号频率为第一频率或第二频率时被清除,从而退出被锁存的测试模式。
值得一提的是,由于在检测到进入测试模式后会自动切换为复用模式,因此,当电路处于复用模式时,只要满足输入的信号的频率低于第三频率,就不会退出复用模式,也就是说,只有通过第一频率和第二频率才能够退出复用模式,从而避免了现有技术中存在的测试模式误进出的问题,提高了单引脚测试模式控制电路100的功能复用的稳定性。
下面以一个具体的实施例对本申请的测试模式控制电路100的工作原理进行详细说明。
图2是本申请一实施例提供的测试模式控制电路100的原理框图。如图2所示,该测试模式控制电路100包括测试输入引脚111,计时单元112,频率检测单元113,模式确定单元121,锁存单元122以及芯片功能模块130。
假设计时单元112的片内低频时钟为32KHz,对应的计数时长为15.6uS。测试输入引脚111输入高频时钟信号,其中复位模式对应的第一频率为32MHz。退出测试模式对应的第二频率为28MHz。进入测试模式1对应的第三频率为24MHz。进入测试模式2对应的第三频率为20MHz。复用模式对应的频率为16MHz。
频率检测单元113检测高频时钟信号的上升沿及下降沿,并进行计数,从上升沿开始,在下降沿结束,在计数时长15.6uS内,频率检测模块110会根据不同的高频时钟信号产生对应的计数值。例如,32MHz计数500,28MHz计数437,24MHz计数375,20MHz计数312,16MHz计数250。
当高频时钟信号的信号频率为24MHz时,模式确定单元121根据该信号频率确定当前的测试模式为进入测试模式1,之后模式确定单元121停止检测新的测试模式,芯片功能模块130进入测试模式1。此时,测试输入引脚111输入的高频时钟信号只要保持在28MHz以下,就可以随意变化,可以当做正常功能信号或者其它测试信号使用。
测试输入引脚111输入的高频时钟信号的信号频率在28MHz附近时,测试模式1被清除并退出测试模式1。
测试输入引脚111输入的高频时钟信号的信号频率在32MHz附近时,产生复位信号,所有模块可以被复位到初始状态。
为了防止测试输入引脚111输入的高频时钟信号在任意时刻发生变化导致计数误差,可以适当延长频率检测周期,比如连续计数3个15.6uS 检测到的信号频率都在375附近,才能进入测试模式。
另外可以设定一定的阈值,以防止由于计数单元偏差导致计数不准的问题。比如当计数在325至435之间时,可以认为要进入测试模式1。此时的输入频率范围是24MHz +/-13%, 或者在输入频率固定为24MHz时,可以支持片内低频时钟偏差13% 左右而不影响频率检测。
本申请实施例中,通过设置依次电连接的检测模块110,测试模式控制模块120以及芯片功能模块130;其中,所述检测模块110用于检测测试信号的信号频率,并将所述信号频率传输至所述测试模式控制模块120;所述测试模式控制模块120用于根据所述信号频率确定测试模式,并将所述测试模式传输至所述芯片功能模块130;所述芯片功能模块130用于根据所述测试模式执行测试任务。根据本申请,可以通过单个PIN脚输入的测试信号的信号频率,确定对应的测试模式,从而实现测试模式的进出及复位功能,因此,能够减少芯片测试所需的PIN脚资源,降低芯片设计的复杂度和测试成本。
图3是本申请一实施例提供的测试模式控制方法的示意性流程图。如图3所示,本申请的测试模式控制方法应用于上述图1和图2所述的测试模式控制电路100。具体的,该方法可以包括如下步骤:
S3100,检测测试信号的信号频率。
具体的,在预设检测时长内,检测所述测试信号的信号频率。
本步骤的处理具体可以由测试模式控制电路100中的检测模块110执行,可以参照上述图1实施例中关于检测模块110的相关描述,在此不再赘述。
S3200,根据所述信号频率确定测试模式。
本步骤中,可以在所述信号频率为第一频率时,确定所述测试模式为复位模式;在所述信号频率为第二频率时,确定所述测试模式为退出测试模式;在所述信号频率为第三频率时,确定所述测试模式进入测试模式或复用模式;其中,所述第一频率大于所述第二频率,所述第二频率大于所述第三频率。
在根据信号频率确定测试模式之后,还可以锁存所述测试模式,以保持当前测试模式。
本步骤的处理具体可以由测试模式控制电路100中的测试模式控制模块120执行,可以参照上述图1实施例中关于测试模式控制模块120的相关描述,在此不再赘述。
S3300,根据所述测试模式执行测试任务。
本步骤的处理具体可以由测试模式控制电路100中的芯片功能模块130执行,可以参照上述图1实施例中关于芯片功能模块130的相关描述,在此不再赘述。
本申请的测试模式控制方法,可以通过单个PIN脚输入的测试信号的信号频率,确定对应的测试模式,从而实现测试模式的进出及复位功能,因此,能够减少芯片测试所需的PIN脚资源,降低芯片设计的复杂度和测试成本。
示例性地,本申请实施例还提供一种芯片,包括如上述图1和图2所述的测试模式控制电路100。
本领域的技术人员能够理解,尽管在此的一些实施例包括其它实施例中所包括的某些特征,但是不同实施例的特征的组合意味着处于本申请的范围之内并且形成不同的实施例。例如,在权利要求书中,所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
以上所述,以上实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (8)
1.一种测试模式控制电路,其特征在于,所述电路包括:依次电连接的检测模块,测试模式控制模块以及芯片功能模块;
其中,所述检测模块用于检测测试信号的信号频率,并将所述信号频率传输至所述测试模式控制模块;
所述检测模块包括:
测试输入引脚,用于接收所述测试信号;所述测试输入引脚的数量为1;
计时单元,用于提供预设检测时长;
频率检测单元,用于在所述预设检测时长内检测所述测试信号的信号频率;
所述测试模式控制模块用于根据所述信号频率以及频率与模式之间的对应关系确定测试模式,并将所述测试模式传输至所述芯片功能模块,所述测试模式用于指示所述电路的一种功能,所述功能的种类为进入测试模式功能、复用模式功能、退出测试模式功能以及复位模式功能中的任意一种;
所述芯片功能模块用于根据所述测试模式执行测试任务。
2.根据权利要求1所述的电路,其特征在于,所述测试模式控制模块包括:
模式确定单元,用于根据所述信号频率确定所述测试模式;
锁存单元,用于锁存所述测试模式,以保持当前测试模式。
3.根据权利要求2所述的电路,其特征在于,所述模式确定单元具体用于:
在所述信号频率为第一频率时,确定所述测试模式为复位模式;
在所述信号频率为第二频率时,确定所述测试模式为退出测试模式;
在所述信号频率为第三频率时,确定所述测试模式为进入测试模式或复用模式;
其中,所述第一频率大于所述第二频率,所述第二频率大于所述第三频率。
4.一种测试模式控制方法,其特征在于,应用于如权利要求1至3中任一项所述的电路中,所述方法包括:
检测测试信号的信号频率;
根据所述信号频率确定测试模式;
根据所述测试模式执行测试任务。
5.根据权利要求4所述方法,其特征在于,所述检测测试信号的信号频率,包括:
在预设检测时长内,检测所述测试信号的信号频率。
6.根据权利要求4所述方法,其特征在于,所述根据所述信号频率确定测试模式之后,所述方法还包括:
锁存所述测试模式,以保持当前测试模式。
7.根据权利要求4所述的方法,其特征在于,所述根据所述信号频率确定测试模式,包括:
在所述信号频率为第一频率时,确定所述测试模式为复位模式;
在所述信号频率为第二频率时,确定所述测试模式为退出测试模式;
在所述信号频率为第三频率时,确定所述测试模式为进入测试模式或复用模式;
其中,所述第一频率大于所述第二频率,所述第二频率大于所述第三频率。
8.一种芯片,其特征在于,包括如权利要求1至3中任一项所述的测试模式控制电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311371048.9A CN117110845B (zh) | 2023-10-23 | 2023-10-23 | 一种测试模式控制电路、方法及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311371048.9A CN117110845B (zh) | 2023-10-23 | 2023-10-23 | 一种测试模式控制电路、方法及芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117110845A true CN117110845A (zh) | 2023-11-24 |
CN117110845B CN117110845B (zh) | 2024-01-05 |
Family
ID=88798708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311371048.9A Active CN117110845B (zh) | 2023-10-23 | 2023-10-23 | 一种测试模式控制电路、方法及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117110845B (zh) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5629177A (en) * | 1979-08-16 | 1981-03-23 | Nec Corp | Semiconductor integrated circuit device |
US5883843A (en) * | 1996-04-30 | 1999-03-16 | Texas Instruments Incorporated | Built-in self-test arrangement for integrated circuit memory devices |
US20060120139A1 (en) * | 2004-11-04 | 2006-06-08 | Martin Perner | Inputting and outputting operating parameters for an integrated semiconductor memory device |
US20060125661A1 (en) * | 2004-12-14 | 2006-06-15 | Cirrus Logic, Inc. | Circuits and methods for implementing mode selection in multiple-mode integrated circuits |
CN107505556A (zh) * | 2017-07-14 | 2017-12-22 | 福州瑞芯微电子股份有限公司 | 一种芯片电路信息观测方法和装置 |
CN108226751A (zh) * | 2017-12-14 | 2018-06-29 | 芯海科技(深圳)股份有限公司 | 一种多处理器协同芯片性能评估系统及方法 |
CN108414924A (zh) * | 2018-05-14 | 2018-08-17 | 珠海市微半导体有限公司 | 一种进入芯片测试模式的电路及其控制方法 |
CN109241793A (zh) * | 2018-07-17 | 2019-01-18 | 深圳市德卡科技股份有限公司 | 一种ic卡及其数据控制方法和装置 |
CN110673584A (zh) * | 2019-10-14 | 2020-01-10 | 上海拿森汽车电子有限公司 | 一种电动助力刹车系统的可靠性检测方法及装置 |
CN111256291A (zh) * | 2018-11-30 | 2020-06-09 | 广东美的制冷设备有限公司 | 驱动控制方法及系统、压缩机、空调器、计算机存储介质 |
CN114638183A (zh) * | 2022-05-10 | 2022-06-17 | 上海泰矽微电子有限公司 | 一种采用单pin脚观测芯片内部多个信号的装置及方法 |
CN114924119A (zh) * | 2022-07-21 | 2022-08-19 | 深圳市英特瑞半导体科技有限公司 | 时钟芯片及频率测量方法 |
CN116223906A (zh) * | 2022-12-30 | 2023-06-06 | 广东惠伦晶体科技股份有限公司 | 一种可频率校准的温补晶振测试方法、电路及系统 |
CN116243137A (zh) * | 2022-12-22 | 2023-06-09 | 无锡麟聚半导体科技有限公司 | 一种测试模式保护电路及芯片 |
-
2023
- 2023-10-23 CN CN202311371048.9A patent/CN117110845B/zh active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5629177A (en) * | 1979-08-16 | 1981-03-23 | Nec Corp | Semiconductor integrated circuit device |
US5883843A (en) * | 1996-04-30 | 1999-03-16 | Texas Instruments Incorporated | Built-in self-test arrangement for integrated circuit memory devices |
US20060120139A1 (en) * | 2004-11-04 | 2006-06-08 | Martin Perner | Inputting and outputting operating parameters for an integrated semiconductor memory device |
US20060125661A1 (en) * | 2004-12-14 | 2006-06-15 | Cirrus Logic, Inc. | Circuits and methods for implementing mode selection in multiple-mode integrated circuits |
CN107505556A (zh) * | 2017-07-14 | 2017-12-22 | 福州瑞芯微电子股份有限公司 | 一种芯片电路信息观测方法和装置 |
CN108226751A (zh) * | 2017-12-14 | 2018-06-29 | 芯海科技(深圳)股份有限公司 | 一种多处理器协同芯片性能评估系统及方法 |
CN108414924A (zh) * | 2018-05-14 | 2018-08-17 | 珠海市微半导体有限公司 | 一种进入芯片测试模式的电路及其控制方法 |
CN109241793A (zh) * | 2018-07-17 | 2019-01-18 | 深圳市德卡科技股份有限公司 | 一种ic卡及其数据控制方法和装置 |
CN111256291A (zh) * | 2018-11-30 | 2020-06-09 | 广东美的制冷设备有限公司 | 驱动控制方法及系统、压缩机、空调器、计算机存储介质 |
CN110673584A (zh) * | 2019-10-14 | 2020-01-10 | 上海拿森汽车电子有限公司 | 一种电动助力刹车系统的可靠性检测方法及装置 |
CN114638183A (zh) * | 2022-05-10 | 2022-06-17 | 上海泰矽微电子有限公司 | 一种采用单pin脚观测芯片内部多个信号的装置及方法 |
CN114924119A (zh) * | 2022-07-21 | 2022-08-19 | 深圳市英特瑞半导体科技有限公司 | 时钟芯片及频率测量方法 |
CN116243137A (zh) * | 2022-12-22 | 2023-06-09 | 无锡麟聚半导体科技有限公司 | 一种测试模式保护电路及芯片 |
CN116223906A (zh) * | 2022-12-30 | 2023-06-06 | 广东惠伦晶体科技股份有限公司 | 一种可频率校准的温补晶振测试方法、电路及系统 |
Non-Patent Citations (1)
Title |
---|
王万峰;聂瑞霞;: "固定脉宽频率的自动化测试系统研究", 自动化与仪器仪表, no. 03 * |
Also Published As
Publication number | Publication date |
---|---|
CN117110845B (zh) | 2024-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9606172B2 (en) | Aging detection circuit and method thereof | |
US7714619B2 (en) | High-frequency clock detection circuit | |
US20070047687A1 (en) | Phase detector and related phase detecting method thereof | |
US6545508B2 (en) | Detection of clock signal period abnormalities | |
US20020097070A1 (en) | Method and system for reliably providing a lock indication | |
US11018657B1 (en) | Clock glitch alerting circuit | |
CN212622809U (zh) | 检测电路 | |
US6505262B1 (en) | Glitch protection and detection for strobed data | |
US6469544B2 (en) | Device for detecting abnormality of clock signal | |
CN108964638B (zh) | 一种新型信号上升沿边沿检测电路 | |
US6570934B1 (en) | Single-end-zero receiver circuit | |
CN117110845B (zh) | 一种测试模式控制电路、方法及芯片 | |
US6981204B2 (en) | Programmable glitch filter for an asynchronous data communication interface | |
US20220382322A1 (en) | Glitch detector | |
US20200162064A1 (en) | Debounce circuit using d flip-flops | |
CN114527832B (zh) | 脉冲信号边沿测量方法及装置、存储介质及微控制单元 | |
US20220057449A1 (en) | Detection circuit and detection method | |
CN115792579A (zh) | 用于控制测试模式的电路和方法 | |
CN109635355A (zh) | 一种面向gpio的频率可调的滤波电路 | |
CN108599744B (zh) | 一种新型双边沿检测电路 | |
US20120033772A1 (en) | Synchroniser circuit and method | |
CN115179695B (zh) | 信号检测电路及胎压监测系统 | |
CN118012811A (zh) | 总线电路和电子设备 | |
CN109004920B (zh) | 一种新型信号下降沿边沿检测电路 | |
CN210090558U (zh) | 一种定时器时钟检测系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |