CN114527832B - 脉冲信号边沿测量方法及装置、存储介质及微控制单元 - Google Patents
脉冲信号边沿测量方法及装置、存储介质及微控制单元 Download PDFInfo
- Publication number
- CN114527832B CN114527832B CN202210000343.2A CN202210000343A CN114527832B CN 114527832 B CN114527832 B CN 114527832B CN 202210000343 A CN202210000343 A CN 202210000343A CN 114527832 B CN114527832 B CN 114527832B
- Authority
- CN
- China
- Prior art keywords
- count value
- pulse
- time
- time count
- pulse count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000000691 measurement method Methods 0.000 claims abstract description 8
- 238000005259 measurement Methods 0.000 claims description 13
- 238000005070 sampling Methods 0.000 abstract description 5
- 230000002860 competitive effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000007704 transition Effects 0.000 description 3
- 102100031172 C-C chemokine receptor type 1 Human genes 0.000 description 2
- 101710149814 C-C chemokine receptor type 1 Proteins 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Abstract
本申请公开一种脉冲信号边沿测量方法及装置、存储介质及微控制单元,所述方法包括:至少二次读取捕获寄存器,以得到第一输入信号的第一脉冲计数值和第二输入信号的第一时间计数值、第一输入信号的第二脉冲计数值和第二输入信号的第二时间计数值;将所述第一脉冲计数值与所述第二脉冲计数值、所述第一时间计数值与所述第二时间计数值分别进行比较,根据比较结果判断得到的脉冲计数值和时间计数值是否为正确的数据对。本申请通过多次读取得到的脉冲计数值和时间计数值,并进行比较判断脉冲计数值和时间计数值是否为正确的数据对;解决了MCU程序对于具有竞争特点的两路信号进行采样和读取所带来的数据对不匹配的问题,提高MCU采样和读取的正确性。
Description
技术领域
本申请涉及控制技术领域,尤其涉及一种脉冲信号边沿测量方法及装置、存储介质及微控制单元。
背景技术
MCU(Microcontroller Unit,微控制单元)又称单片微型计算机,是把中央处理器、内存、定时器、A/D转换、串口等功能模块集成在单一芯片上,形成芯片级的计算机,为不同的应用场合做不同组合控制,已广泛应用于手机、PC外围、汽车电子、工业控制系统等领域。
MCU程序具有顺序执行的特点,执行完一条语句才可以执行下一条语句,每条语句的执行需要耗费一定的时间。信号竞争是指同一信号经过两条或两条以上物理途径到达输出端时,由于每条途径延迟时间不同,达到输出端的时间就有先有后,这种现象称为竞争。具有顺序执行的MCU程序对具有竞争特征的两路信号进行采样和读取,会偶发性带来所读取的数据对不匹配的问题。
发明内容
本申请提供一种脉冲信号边沿测量方法及装置、存储介质及微控制单元,以解决MCU程序对于具有竞争特点的两路信号进行采样和读取所带来的数据对不匹配的问题。
本申请一方面提供一种脉冲信号边沿测量方法,所述方法包括:
至少二次读取捕获寄存器,以得到第一输入信号的第一脉冲计数值和第二输入信号的第一时间计数值、第一输入信号的第二脉冲计数值和第二输入信号的第二时间计数值;
将所述第一脉冲计数值与所述第二脉冲计数值、所述第一时间计数值与所述第二时间计数值分别进行比较,根据比较结果判断得到的脉冲计数值和时间计数值是否为正确的数据对;
所述第一输入信号与所述第二输入信号由同一脉冲信号经由两条不同线路得到。
本申请另一方面提供一种存储介质,该存储介质上存储有脉冲信号边沿测量程序,该脉冲信号边沿测量程序被处理器运行时执行所述的脉冲信号边沿测量方法。
本申请另一方面还提供一种脉冲信号边沿测量装置,所述装置包括:
读取模块,用于至少二次读取捕获寄存器,以得到第一输入信号的第一脉冲计数值和第二输入信号的第一时间计数值、第一输入信号的第二脉冲计数值和第二输入信号的第二时间计数值;
比较判断模块,用于将所述第一脉冲计数值与所述第二脉冲计数值、所述第一时间计数值与所述第二时间计数值分别进行比较,根据比较结果判断得到的脉冲计数值和时间计数值是否为正确的数据对。
本申请另一方面还提供一种微控制单元,其特征在于,包括捕获寄存器、以及所述的脉冲信号边沿测量装置。
本申请提供的脉冲信号边沿测量方法及装置、存储介质及微控制单元,通过多次读取得到的脉冲计数值和时间计数值,并进行比较判断脉冲计数值和时间计数值是否为正确的数据对;解决了MCU程序对于具有竞争特点的两路信号进行采样和读取所带来的数据对不匹配的问题,提高MCU采样和读取的正确性。
附图说明
图1为本申请实施例提供的微控制单元示意图;
图2为本申请实施例提供的原始信号、具有竞争特征的两路信号的一种读取示意图;
图3为本申请实施例提供的原始信号、具有竞争特征的两路信号的另一种读取示意图;
图4为本申请实施例提供的原始信号、具有竞争特征的两路信号的另一种读取示意图;
图5为本申请实施例提供的脉冲信号边沿测量方法示意图;
图6为本申请实施例提供的脉冲信号边沿测量方法装置示意图;
图7为本申请实施例提供的原始信号、具有竞争特征的两路信号的又一种读取示意图;
图8为本申请实施例提供的脉冲信号边沿测量过程示意图。
本申请目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚、明白,以下结合附图和实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
在本申请的描述中,需要理解的是,术语中“中心”、“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。
如图1所示的微控制单元示意图,原始信号A经由两条不同的线路阻抗Z'和Z"后的信号分别为A'和A",这两个信号分别连接至MCU的捕获接口1和捕获接口2。MCU内部有两个定时器,分别为定时器1和定时器2。定时器的位宽为32bit,但不限于32bit,也可以为8bit或者16bit等任意比特宽度。
定时器1用于脉冲个数计数及脉冲边沿捕获:即每来一个脉冲时,则计数器1的计数值增1(在其它示例中可以递减1);当输入信号A'发生边沿跳变时(在本示例中为上升沿,在其它示例中可以为下降沿),脉冲计数值被锁存至捕获寄存器1中。当MCU的读取程序调度来临时,程序读取捕获寄存器1的数值并保存至内部RAM的缓冲区(在本示例中为Buff[0][...])中。如以下语句1所示,Buff[0][0]=Tim1->CCR1。所述脉冲计数值是指脉冲信号发生边沿跳变的计数值。
定时器2用于时间计数及脉冲边沿捕获:即每来一个时钟脉冲(clk)时,则计数器2的计数值增1(在其它示例中可以递减1);当输入信号A"发生边沿跳变时(在本示例中为上升沿,在其它示例中可以为下降沿),时钟计数值被锁存至捕获寄存器2中。当MCU的读取程序调度来临时,程序读取捕获寄存器2的数值并保存至内部RAM的缓冲区(在本示例中为Buff[1][...])中。如以下语句2所示,Buff[1][0]=Tim2->CCR1。所述时间计数值是指脉冲信号发生边沿跳变时对应的时间计数值。
以图1中Z'和Z"都为0时为例,由于MCU程序是顺序执行的,所以两条读取捕获寄存器的语句之间(语句1和语句2)存在一定的延时(Tcode),执行的时间点分别为tn和tn+1。如图2所示。当脉冲的跳变沿正好发生在两条语句之间时,在tn时刻,定时器1的捕获寄存器1的内容为tcapk-2时刻捕获到A'信号跳变时对应的脉冲计数值;在tn+1时刻定时器2的捕获寄存器2的内容为tcapk时刻捕获到A"信号跳变时对应的时钟计数值。因此,在tn时刻读取到的脉冲计数值和tn+1时刻读取到的时钟计数值并不是对应同一个原始信号A所在的同一个边沿,造成脉冲计数值和时间计数值的数据对不匹配。
现实情况往往是Z'和Z"不为0,此时将造成A'和A"信号之间存在一定的时间延迟(Tshift)。当Tshift小于Tcode时,如图3所示,tn时刻程序读取到的脉冲计数值为tcapk-2时刻对应的脉冲计数值;tn+1时刻程序读取到的时钟计数值为tcapk+1时刻对应的时钟计数值。此时数据对不匹配,测量结果发生错误。当Tshift大于Tcode时,如图4所示,tn时刻程序读取到的脉冲计数值为tcapk时刻对应的脉冲计数值,tn+1时刻程序读取到的时钟计数值为tcapk-1时刻对应的时钟计数值。此时数据对不匹配,测量结果将发生错误。
为了避免上述测量结果发生错误的问题,如图5所示,本申请一实施例提供一种脉冲信号边沿测量方法,所述方法包括:
步骤S11、至少二次读取捕获寄存器,以得到第一输入信号的第一脉冲计数值和第二输入信号的第一时间计数值、第一输入信号的第二脉冲计数值和第二输入信号的第二时间计数值;
即读取捕获寄存器1,得到计数器1的脉冲计数值;读取捕获寄存器2,得到计数器2的时间计数值。
在一示例中,所述至少二次读取捕获寄存器,包括:
在相邻两次读取捕获寄存器期间,增加预设延迟时间。
通过在相邻的读取语句间增加延迟,可避免读取的耗时小于信号延时所造成的测量错误。
在一示例中,所述至少二次读取捕获寄存器,包括:
判断读取捕获寄存器的次数是否超过预设次数阈值;
若读取捕获寄存器的次数没有超过预设次数阈值,则可再次读取捕获寄存器;否则结束本次测量。
预设次数阈值在此不作限定,一般的可以为4次。
步骤S12、将所述第一脉冲计数值与所述第二脉冲计数值、所述第一时间计数值与所述第二时间计数值分别进行比较,根据比较结果判断得到的脉冲计数值和时间计数值是否为正确的数据对;所述第一输入信号与所述第二输入信号由同一脉冲信号经由两条不同线路得到。
在一示例中,所述根据比较结果判断得到的脉冲计数值和时间计数值是否为正确的数据对,包括:
若所述第一脉冲计数值与所述第二脉冲计数值不同,和/或,所述第一时间计数值与所述第二时间计数值不同,则得到的脉冲计数值和时间计数值不是正确的数据对;
若所述第一脉冲计数值与所述第二脉冲计数值相同且所述第一时间计数值与所述第二时间计数值相同,则得到的脉冲计数值和时间计数值为正确的数据对。
在一示例中,所述根据比较结果判断得到的脉冲计数值和时间计数值是否为正确的数据对之后,还包括:
在得到的脉冲计数值和时间计数值不是正确的数据对时,继续读取捕获寄存器,以得到第三脉冲计数值和第三时间计数值;
将所述第二脉冲计数值与所述第三脉冲计数值、所述第二时间计数值与所述第三时间计数值分别进行比较,根据比较结果再次判断得到的脉冲计数值和时间计数值是否为正确的数据对。
在一示例中,所述根据比较结果判断得到的脉冲计数值和时间计数值是否为正确的数据对,之后还包括:
在得到的脉冲计数值和时间计数值为正确的数据对时,将得到的脉冲计数值和时间计数值保持至存储器中。
本申请另一实施例提供一种存储介质,该存储介质上存储有脉冲信号边沿测量程序,该脉冲信号边沿测量程序被处理器运行时执行所述的脉冲信号边沿测量方法。
如图6所示,本申请另一实施例还提供一种脉冲信号边沿测量装置,所述装置包括:
读取模块21,用于至少二次读取捕获寄存器,以得到第一输入信号的第一脉冲计数值和第二输入信号的第一时间计数值、第一输入信号的第二脉冲计数值和第二输入信号的第二时间计数值;
比较判断模块22,用于将所述第一脉冲计数值与所述第二脉冲计数值、所述第一时间计数值与所述第二时间计数值分别进行比较,根据比较结果判断得到的脉冲计数值和时间计数值是否为正确的数据对;所述第一输入信号与所述第二输入信号由同一脉冲信号经由两条不同线路得到。
以下结合图7-图8进行说明:
如图7所示,在本示例中进行4次重复读取,第1次读取的时刻为tn-2和tn-1,第2次读取的时刻为tn和tn+1,第3次读取的时刻为tn+2和tn+3,第4次读取的时刻为tn+4和tn+5。
如图8所示。在4次重复读取后,提取正确的数据对的方法是:第1次读取捕获寄存器1的数据至Buff[0][0],并读取捕获寄存器2的数据至Buff[1][0];此时,变量i赋值为1。
延时Tdelay后,第2次读取捕获寄存器1的数据至Buff[0][i],并读取捕获寄存器2的数据至Buff[1][i]。
若Buff[0][i]等于Buff[0][i-1],且Buff[1][i]等于Buff[1][i-1],则保存Buff[0][i]和Buff[1][i]。否则,继续读取捕获寄存器1和捕获寄存器2的数据。若i大于4,即读取次数超过4次,则结束本次测量。
综上可知,从第1次读取到的数据对与第2次读取到的数据对比较,如果相同,则认为这两次读取到的数据对是正确的;反之如果不同,则继续比较第2次读取到的数据对于第3次读取到的数据对;依次类推,直到遇到相邻的两次结果相同。如果这次读取的正确数据对与上次读取的正确数据对不相同,则认为检测到了新的脉冲边沿,将这次的正确数据对推送入内部RAM的环形缓冲区,用户代码利用环形缓冲区的数据进行一些特定功能的实现,比如增量式编码器的转速计算。为了避免4次读取的耗时小于信号延时Tshift所造成的测量错误,相邻的读取间还需增加延迟Tdelay。
需要说明的是,比较数据对的方式可以为按读取顺序从前往后开始比对,也可以从后往前开始比对。
以上参照附图说明了本申请的优选实施例,并非因此局限本申请的权利范围。本领域技术人员不脱离本申请的范围和实质内所作的任何修改、等同替换和改进,均应在本申请的权利范围之内。
Claims (9)
1.一种脉冲信号边沿测量方法,其特征在于,所述方法包括:
至少二次读取捕获寄存器,以得到第一输入信号的第一脉冲计数值和第二输入信号的第一时间计数值、第一输入信号的第二脉冲计数值和第二输入信号的第二时间计数值;
将所述第一脉冲计数值与所述第二脉冲计数值、所述第一时间计数值与所述第二时间计数值分别进行比较,根据比较结果判断得到的脉冲计数值和时间计数值是否为正确的数据对;所述第一输入信号与所述第二输入信号由同一脉冲信号经由两条不同线路得到;
所述根据比较结果判断得到的脉冲计数值和时间计数值是否为正确的数据对,包括:
若所述第一脉冲计数值与所述第二脉冲计数值不同,和/或,所述第一时间计数值与所述第二时间计数值不同,则得到的脉冲计数值和时间计数值不是正确的数据对;
若所述第一脉冲计数值与所述第二脉冲计数值相同且所述第一时间计数值与所述第二时间计数值相同,则得到的脉冲计数值和时间计数值为正确的数据对。
2.根据权利要求1所述的方法,其特征在于,所述至少二次读取捕获寄存器,包括:
在相邻两次读取捕获寄存器期间,增加预设延迟时间。
3.根据权利要求1所述的方法,其特征在于,所述至少二次读取捕获寄存器,包括:
判断读取捕获寄存器的次数是否超过预设次数阈值;
若读取捕获寄存器的次数没有超过预设次数阈值,则可再次读取捕获寄存器;否则结束本次测量。
4.根据权利要求1所述的方法,其特征在于,所述根据比较结果判断得到的脉冲计数值和时间计数值是否为正确的数据对之后,还包括:
在得到的脉冲计数值和时间计数值不是正确的数据对时,继续读取捕获寄存器,以得到第三脉冲计数值和第三时间计数值;
将所述第二脉冲计数值与所述第三脉冲计数值、所述第二时间计数值与所述第三时间计数值分别进行比较,根据比较结果再次判断得到的脉冲计数值和时间计数值是否为正确的数据对。
5.根据权利要求1所述的方法,其特征在于,所述根据比较结果判断得到的脉冲计数值和时间计数值是否为正确的数据对,之后还包括:
在得到的脉冲计数值和时间计数值为正确的数据对时,将得到的脉冲计数值和时间计数值保持至存储器中。
6.一种存储介质,其特征在于,该存储介质上存储有脉冲信号边沿测量程序,该脉冲信号边沿测量程序被处理器运行时执行如权利要求1至5中任一项所述的脉冲信号边沿测量方法。
7.一种脉冲信号边沿测量装置,其特征在于,所述装置包括:
读取模块,用于至少二次读取捕获寄存器,以得到第一输入信号的第一脉冲计数值和第二输入信号的第一时间计数值、第一输入信号的第二脉冲计数值和第二输入信号的第二时间计数值;
比较判断模块,用于将所述第一脉冲计数值与所述第二脉冲计数值、所述第一时间计数值与所述第二时间计数值分别进行比较,根据比较结果判断得到的脉冲计数值和时间计数值是否为正确的数据对;若所述第一脉冲计数值与所述第二脉冲计数值不同,和/或,所述第一时间计数值与所述第二时间计数值不同,则得到的脉冲计数值和时间计数值不是正确的数据对;若所述第一脉冲计数值与所述第二脉冲计数值相同且所述第一时间计数值与所述第二时间计数值相同,则得到的脉冲计数值和时间计数值为正确的数据对。
8.一种微控制单元,其特征在于,包括捕获寄存器、以及权利要求7所述的脉冲信号边沿测量装置。
9.根据权利要求8所述的微控制单元,其特征在于,所述微控制单元还包括第一计数器、第二计数器;所述捕获寄存器包括第一捕获寄存器和第二捕获寄存器;
所述第一计数器,用于对第一输入信号进行计数,以得到所述第一输入信号的脉冲计数值;
所述第一捕获寄存器,用于在所述第一输入信号发生边沿跳变时,锁存所述第一计数器得到的脉冲计数值;
所述第二计数器,用于对时钟脉冲信号进行计数,以得到所述时钟脉冲信号的时间计数值;
所述第二捕获寄存器,用于在第二输入信号发生边沿跳变时,锁存所述第二计数器得到的时间计数值;
其中,所述第一输入信号与所述第二输入信号由同一脉冲信号经由两条不同线路得到。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210000343.2A CN114527832B (zh) | 2022-01-02 | 2022-01-02 | 脉冲信号边沿测量方法及装置、存储介质及微控制单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210000343.2A CN114527832B (zh) | 2022-01-02 | 2022-01-02 | 脉冲信号边沿测量方法及装置、存储介质及微控制单元 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114527832A CN114527832A (zh) | 2022-05-24 |
CN114527832B true CN114527832B (zh) | 2024-04-02 |
Family
ID=81621069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210000343.2A Active CN114527832B (zh) | 2022-01-02 | 2022-01-02 | 脉冲信号边沿测量方法及装置、存储介质及微控制单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114527832B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116455365B (zh) * | 2023-04-21 | 2024-02-09 | 珠海极海半导体有限公司 | 一种捕获电路、微处理芯片及设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1188347A (zh) * | 1996-12-27 | 1998-07-22 | 卡西欧计算机株式会社 | 高同步特性的位同步电路 |
KR19980054686A (ko) * | 1996-12-27 | 1998-09-25 | 추호석 | 전동기에 있어서 속도검출방법 및 장치 |
KR20000056840A (ko) * | 1999-02-26 | 2000-09-15 | 윤종용 | 속도검출 시스템 및 그 방법 |
JP2015090606A (ja) * | 2013-11-06 | 2015-05-11 | キヤノン株式会社 | カウンタ装置、駆動制御装置およびそれらの制御方法 |
CN108226560A (zh) * | 2016-12-21 | 2018-06-29 | 杭州海康威视数字技术股份有限公司 | 一种获取电机低转速角速度的方法及装置 |
CN110601605A (zh) * | 2019-08-13 | 2019-12-20 | 合肥格易集成电路有限公司 | 一种控制电机的方法、装置和系统 |
-
2022
- 2022-01-02 CN CN202210000343.2A patent/CN114527832B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1188347A (zh) * | 1996-12-27 | 1998-07-22 | 卡西欧计算机株式会社 | 高同步特性的位同步电路 |
KR19980054686A (ko) * | 1996-12-27 | 1998-09-25 | 추호석 | 전동기에 있어서 속도검출방법 및 장치 |
KR20000056840A (ko) * | 1999-02-26 | 2000-09-15 | 윤종용 | 속도검출 시스템 및 그 방법 |
JP2015090606A (ja) * | 2013-11-06 | 2015-05-11 | キヤノン株式会社 | カウンタ装置、駆動制御装置およびそれらの制御方法 |
CN108226560A (zh) * | 2016-12-21 | 2018-06-29 | 杭州海康威视数字技术股份有限公司 | 一种获取电机低转速角速度的方法及装置 |
CN110601605A (zh) * | 2019-08-13 | 2019-12-20 | 合肥格易集成电路有限公司 | 一种控制电机的方法、装置和系统 |
Also Published As
Publication number | Publication date |
---|---|
CN114527832A (zh) | 2022-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10108578B2 (en) | Single wire communications interface and protocol | |
CN1009893B (zh) | 测定数据传输速率的方法和装置 | |
JP2641999B2 (ja) | データ・フォーマット検出回路 | |
CN114527832B (zh) | 脉冲信号边沿测量方法及装置、存储介质及微控制单元 | |
CN112069098B (zh) | 波特率识别方法及装置 | |
US6469544B2 (en) | Device for detecting abnormality of clock signal | |
US20030061420A1 (en) | Glitch protection and detection for strobed data | |
CN113946480A (zh) | 一种i2c总线的检测装置和方法 | |
CN114253879B (zh) | 一种基于软件模拟的多通道串口通信方法及系统 | |
US5388225A (en) | Time-domain boundary bridge method and apparatus for asynchronous sequential machines | |
CN114238005B (zh) | 一种gpio防抖功能测试方法、系统、装置及芯片 | |
CN216352286U (zh) | 一种i2c总线的检测装置 | |
EP4012423B1 (en) | Detection circuit and detection method | |
CN112815967A (zh) | 一种基于linux平台的数字编码器中断滤波方法 | |
CN117110845B (zh) | 一种测试模式控制电路、方法及芯片 | |
JP3894787B2 (ja) | 受信回路 | |
CN113590522B (zh) | 一种并行总线抗干扰的数字滤波方法 | |
KR102414408B1 (ko) | 이종의 직렬통신 프로토콜을 위한 제어 집적회로 및 이를 포함하는 시스템 제어 장치 | |
JP2644112B2 (ja) | Fifo試験診断回路 | |
RU2806240C1 (ru) | Схема обнаружения и способ обнаружения | |
CN118349080A (zh) | 一种定时中断检测方法、电子设备及存储介质 | |
CN116263865A (zh) | 信号平均值计算装置及其方法 | |
SU1458841A1 (ru) | Устройство дл контрол цифровых блоков | |
CN111290978A (zh) | 一种可配置异步接口时序中数据去干扰系统及工作方法 | |
CN113590522A (zh) | 一种并行总线抗干扰的数字滤波方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |