JP3131670B2 - デジタル伝送システムのポインタ処理回路におけるｎｄｆ生成回路 - Google Patents
デジタル伝送システムのポインタ処理回路におけるｎｄｆ生成回路Info
- Publication number
- JP3131670B2 JP3131670B2 JP04348733A JP34873392A JP3131670B2 JP 3131670 B2 JP3131670 B2 JP 3131670B2 JP 04348733 A JP04348733 A JP 04348733A JP 34873392 A JP34873392 A JP 34873392A JP 3131670 B2 JP3131670 B2 JP 3131670B2
- Authority
- JP
- Japan
- Prior art keywords
- ndf
- pointer
- pointer value
- frame
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタル伝送システ
ム、たとえばSONET(Synchronous Optical NETwork)等の
新同期多重通信において、伝送路途中の中継装置, 多重
変換装置等での受信側におけるクロックから送信側のク
ロックへの乗換えの際のポインタ処理に関し、特にポイ
ンタ処理に伴うNew Data Flag(NDF)の生成回路に関す
る。
ム、たとえばSONET(Synchronous Optical NETwork)等の
新同期多重通信において、伝送路途中の中継装置, 多重
変換装置等での受信側におけるクロックから送信側のク
ロックへの乗換えの際のポインタ処理に関し、特にポイ
ンタ処理に伴うNew Data Flag(NDF)の生成回路に関す
る。
【０００２】
【従来の技術】図１はデジタル伝送システムとしてのSO
NET の STSフレームフォーマットの構成を示す模式図で
ある。なお、ここでは説明の便宜上、多重数１、即ちST
S-1 のフレームフォーマットを示す模式図である。
NET の STSフレームフォーマットの構成を示す模式図で
ある。なお、ここでは説明の便宜上、多重数１、即ちST
S-1 のフレームフォーマットを示す模式図である。
【０００３】SONET の１フレームは90バイト×９行で構
成されており、大きくはフレーム同期信号あるいは各種
補助信号伝送用データのためのヘッダであるオーバヘッ
ド部と、情報信号伝送用のペイロード部とに分かれてい
る。なお、それぞれ90バイトで構成される各行をサブフ
レームと称し、信号の流れは第１行の先頭から末尾へ、
第２行の先頭から末尾へという順に反復される。
成されており、大きくはフレーム同期信号あるいは各種
補助信号伝送用データのためのヘッダであるオーバヘッ
ド部と、情報信号伝送用のペイロード部とに分かれてい
る。なお、それぞれ90バイトで構成される各行をサブフ
レームと称し、信号の流れは第１行の先頭から末尾へ、
第２行の先頭から末尾へという順に反復される。
【０００４】オーバヘッド部には、フレーム同期信号，
誤り監視符号，チャネル識別信号，保守用チャネル，警
報信号等の多重信号の伝送上必要な種々の信号を全て含
んでいる。また、フレームの１行目 (第１サブフレー
ム) を例にとると、先頭側の３バイトはオーバヘッドバ
イト(A1, A2, C1)として固定されており、以降の87バイ
トがデータ用のペイロード部である。そして、ペイロー
ド部に各サブフレームに共通の位置に１バイトのパスオ
ーバヘッド (以下、 POHという) バイトが位置してお
り、１フレーム全体でパスオーバヘッド部を構成してい
る。
誤り監視符号，チャネル識別信号，保守用チャネル，警
報信号等の多重信号の伝送上必要な種々の信号を全て含
んでいる。また、フレームの１行目 (第１サブフレー
ム) を例にとると、先頭側の３バイトはオーバヘッドバ
イト(A1, A2, C1)として固定されており、以降の87バイ
トがデータ用のペイロード部である。そして、ペイロー
ド部に各サブフレームに共通の位置に１バイトのパスオ
ーバヘッド (以下、 POHという) バイトが位置してお
り、１フレーム全体でパスオーバヘッド部を構成してい
る。
【０００５】なお、各サブフレームの先頭側の３バイト
で構成されるオーバヘッド部は第１…第３サブフレーム
はセクションオーバヘッド部と、他のサブフレームはラ
インオーバヘッド部とそれぞれ称される。
で構成されるオーバヘッド部は第１…第３サブフレーム
はセクションオーバヘッド部と、他のサブフレームはラ
インオーバヘッド部とそれぞれ称される。
【０００６】そして、図２の模式図に示されているよう
に、４行目 (第４サブフレーム) のオーバヘッド部、換
言すればラインオーバヘッド部の第１行のオーバヘッド
バイトH1, H2がデータの先頭位置であるパスオーバヘッ
ド部のJ1バイトを指定するポインタである。このオーバ
ヘッドバイトのH1, H2バイトは双方で16バイトである
が、その内の下位側の10ビットがポインタ値として同一
フレーム中のデータの先頭バイトであるJ1バイトの位置
を示している。
に、４行目 (第４サブフレーム) のオーバヘッド部、換
言すればラインオーバヘッド部の第１行のオーバヘッド
バイトH1, H2がデータの先頭位置であるパスオーバヘッ
ド部のJ1バイトを指定するポインタである。このオーバ
ヘッドバイトのH1, H2バイトは双方で16バイトである
が、その内の下位側の10ビットがポインタ値として同一
フレーム中のデータの先頭バイトであるJ1バイトの位置
を示している。
【０００７】具体的には、オーバヘッドバイトのH1, H2
バイトの次のH3バイトの直後のバイトがカウント値”
０”のバイトに相当し、このカウント値”０”のバイト
からカウントを始めてJ1バイトまでのカウント値がポイ
ンタ値としてオーバヘッドバイトのH1, H2バイトに格納
されている。
バイトの次のH3バイトの直後のバイトがカウント値”
０”のバイトに相当し、このカウント値”０”のバイト
からカウントを始めてJ1バイトまでのカウント値がポイ
ンタ値としてオーバヘッドバイトのH1, H2バイトに格納
されている。
【０００８】なお、このH3バイトの直後のバイトを”
０”とし、ペイロード部の各バイトに各サブフレームに
わたって連続したカウント値をSPE(Synchrounous Paylo
ad Envelope)アドレスという。
０”とし、ペイロード部の各バイトに各サブフレームに
わたって連続したカウント値をSPE(Synchrounous Paylo
ad Envelope)アドレスという。
【０００９】図３に SPEアドレスを付与したフレームフ
ォーマットの模式図を示す。ここで、たとえばJ1バイト
がH3バイトの次のバイトに位置するとした場合、オーバ
ヘッドバイトのH1, H2バイトに格納されているポインタ
値はH1＝XXXXXX00,H2＝00000000、即ち SPEアドレス
＝”０”になり、K3バイトの次のバイトに位置するとし
た場合はそれぞれH1＝XXXXXX00, H2＝01010111、即ち S
PEアドレス＝”87”になり、H1バイトの前のバイトに位
置するとした場合はそれぞれH1＝XXXXXX11, H2＝000011
10、即ち SPEアドレス＝”782 ”になる。但し、 Xの部
分のビットはポインタ値としては無意味であることを示
している。
ォーマットの模式図を示す。ここで、たとえばJ1バイト
がH3バイトの次のバイトに位置するとした場合、オーバ
ヘッドバイトのH1, H2バイトに格納されているポインタ
値はH1＝XXXXXX00,H2＝00000000、即ち SPEアドレス
＝”０”になり、K3バイトの次のバイトに位置するとし
た場合はそれぞれH1＝XXXXXX00, H2＝01010111、即ち S
PEアドレス＝”87”になり、H1バイトの前のバイトに位
置するとした場合はそれぞれH1＝XXXXXX11, H2＝000011
10、即ち SPEアドレス＝”782 ”になる。但し、 Xの部
分のビットはポインタ値としては無意味であることを示
している。
【００１０】ところで、前述の図２の模式図に示されて
いるように、H1バイトの上位４ビットをNDF(New Data F
lag)と称し、ポインタ値の変更があったか否かを示す情
報として使用される。
いるように、H1バイトの上位４ビットをNDF(New Data F
lag)と称し、ポインタ値の変更があったか否かを示す情
報として使用される。
【００１１】具体的には、通常の正常なデータ通信が行
われている場合には NDFとしては”0110”の値を有する
Normal NDFが送信される。しかし、たとえば装置の電源
の投入時, 回線異常の発生時 (アラーム発生, 入力クロ
ックの遮断等),更にはメモリスリップが発生した後の復
旧時, あるいはスタッフ制御が行われた際のポインタ値
の変更を除いて送出ポインタ値に変更があった場合等に
は NDFとしては”1001”の値を有するNDF ENABLEが送信
される。
われている場合には NDFとしては”0110”の値を有する
Normal NDFが送信される。しかし、たとえば装置の電源
の投入時, 回線異常の発生時 (アラーム発生, 入力クロ
ックの遮断等),更にはメモリスリップが発生した後の復
旧時, あるいはスタッフ制御が行われた際のポインタ値
の変更を除いて送出ポインタ値に変更があった場合等に
は NDFとしては”1001”の値を有するNDF ENABLEが送信
される。
【００１２】一方、受信側では、Normal NDFを受信した
場合にはそれまでと同様に受信処理を継続すればよい
が、NDF ENABLEを受信した場合には、以降の受信処理に
おいて使用されるポインタ値をNDF ENABLEと共に送信さ
れてきたH1, H2バイトに含まれるポインタ値に直ちに変
更する必要がある。これは、たとえば回線障害等が発生
した後の復旧時、あるいは急なポインタ値の変更に対応
するためである。
場合にはそれまでと同様に受信処理を継続すればよい
が、NDF ENABLEを受信した場合には、以降の受信処理に
おいて使用されるポインタ値をNDF ENABLEと共に送信さ
れてきたH1, H2バイトに含まれるポインタ値に直ちに変
更する必要がある。これは、たとえば回線障害等が発生
した後の復旧時、あるいは急なポインタ値の変更に対応
するためである。
【００１３】このような事情から、従来はNDF ENABLEが
送出される場合の条件のそれぞれに対する監視及びポイ
ンタ値の変更の監視、更にはスタッフ制御に基づいたNo
rmalNDFとNDF ENABLEとの送出を管理している。しか
し、このような従来の手法では、ポインタ処理が行われ
る都度、全ての NDF送出条件を監視する必要があるた
め、そのための回路規模の増大, 複雑化を招来してい
る。
送出される場合の条件のそれぞれに対する監視及びポイ
ンタ値の変更の監視、更にはスタッフ制御に基づいたNo
rmalNDFとNDF ENABLEとの送出を管理している。しか
し、このような従来の手法では、ポインタ処理が行われ
る都度、全ての NDF送出条件を監視する必要があるた
め、そのための回路規模の増大, 複雑化を招来してい
る。
【００１４】図４は従来のデジタル伝送システムのポイ
ンタ処理回路及び NDF生成回路の構成例を示すブロック
図である。図４において、参照符号１はポインタ値受信
部を示しており、外部から受信した受信データ中の各フ
レームのH1, H2バイトからポインタ値を受信する。この
ポインタ値受信部１により受信されたポインタ値はJ1パ
ルス生成部２に与えられる。
ンタ処理回路及び NDF生成回路の構成例を示すブロック
図である。図４において、参照符号１はポインタ値受信
部を示しており、外部から受信した受信データ中の各フ
レームのH1, H2バイトからポインタ値を受信する。この
ポインタ値受信部１により受信されたポインタ値はJ1パ
ルス生成部２に与えられる。
【００１５】J1パルス生成部２は、ポインタ値受信部１
から受信したポインタ値に従って、J1バイトの位置に相
当するタイミングでパルス信号（以下、J1パルスとい
う) を生成してメモリ部３へ与える。
から受信したポインタ値に従って、J1バイトの位置に相
当するタイミングでパルス信号（以下、J1パルスとい
う) を生成してメモリ部３へ与える。
【００１６】メモリ部３には上述のJ1パルス生成部２か
ら与えられるJ1パルスと、外部から入力されている受信
データと、受信クロックと、更に送信クロックとが入力
されており、両クロック間での同期をとるためのスタッ
フ制御がスタッフ制御部４により行われる。メモリ部３
はバッファメモリとして機能し、受信クロックに同期し
て入力された受信データを一旦バッファリングし、スタ
ッフ制御部４によるスタッフ制御に従って出力すること
により送信クロックに同期した送信データを出力する。
ら与えられるJ1パルスと、外部から入力されている受信
データと、受信クロックと、更に送信クロックとが入力
されており、両クロック間での同期をとるためのスタッ
フ制御がスタッフ制御部４により行われる。メモリ部３
はバッファメモリとして機能し、受信クロックに同期し
て入力された受信データを一旦バッファリングし、スタ
ッフ制御部４によるスタッフ制御に従って出力すること
により送信クロックに同期した送信データを出力する。
【００１７】この際、送信データのフレームにおける各
ポインタ値がポインタ値計算部５により計算され、この
ポインタ値がポインタ挿入部６により各フレームのH1,
H2バイトの下位10ビットに挿入される。具体的には、ポ
インタ値計算部５では、 SPEアドレスのH3バイトの次の
バイトをアドレス”０”としてアドレス” 782”までの
アドレスのいずれとJ1パルスのタイミングとが一致する
かによりポインタ値を決定する。
ポインタ値がポインタ値計算部５により計算され、この
ポインタ値がポインタ挿入部６により各フレームのH1,
H2バイトの下位10ビットに挿入される。具体的には、ポ
インタ値計算部５では、 SPEアドレスのH3バイトの次の
バイトをアドレス”０”としてアドレス” 782”までの
アドレスのいずれとJ1パルスのタイミングとが一致する
かによりポインタ値を決定する。
【００１８】一方、ポインタ挿入部６には NDF生成回路
20から NDFが与えられ、上述のポインタ値の挿入の際
に、各フレームのH1バイトの上位４ビットに挿入され
る。
20から NDFが与えられ、上述のポインタ値の挿入の際
に、各フレームのH1バイトの上位４ビットに挿入され
る。
【００１９】NDF生成回路20の構成についてはその詳細
は省略するが、通常は”0110”の値を有するNormal NDF
を生成し、前述のようにたとえば電源の投入時, 回線異
常の発生時 (アラーム発生, 入力クロックの遮断等),更
にはメモリスリップが発生した後の復旧時, あるいはス
タッフ制御が行われた際のポインタ値の変更を除いて送
出ポインタ値に変更があった場合等には NDFとしては”
1001”の値を有するNDF ENABLEを生成し、送信データの
フレームに挿入して送信する。
は省略するが、通常は”0110”の値を有するNormal NDF
を生成し、前述のようにたとえば電源の投入時, 回線異
常の発生時 (アラーム発生, 入力クロックの遮断等),更
にはメモリスリップが発生した後の復旧時, あるいはス
タッフ制御が行われた際のポインタ値の変更を除いて送
出ポインタ値に変更があった場合等には NDFとしては”
1001”の値を有するNDF ENABLEを生成し、送信データの
フレームに挿入して送信する。
【００２０】従って、 NDF生成回路20は NDFとしてNorm
al NDFを送信すべきであるか、またはNDF ENABLEを送信
すべきであるかを監視するための種々の回路にて構成さ
れており、ポインタ処理を行う都度、これらの全ての回
路による監視が必要になるため、回路規模の増大, 複雑
化を招来している。
al NDFを送信すべきであるか、またはNDF ENABLEを送信
すべきであるかを監視するための種々の回路にて構成さ
れており、ポインタ処理を行う都度、これらの全ての回
路による監視が必要になるため、回路規模の増大, 複雑
化を招来している。
【００２１】
【発明が解決しようとする課題】以上のように、従来の
NDF生成回路ではその回路規模の増大, 複雑化という問
題がある。
NDF生成回路ではその回路規模の増大, 複雑化という問
題がある。
【００２２】本発明はこのような事情に鑑みてなされた
ものであり、回路規模の増大, 複雑化を回避し得る NDF
生成回路の提供を目的とする。
ものであり、回路規模の増大, 複雑化を回避し得る NDF
生成回路の提供を目的とする。
【００２３】
【課題を解決するための手段】図５にデジタル伝送シス
テムのポインタ処理回路及び本発明の NDF生成回路の原
理的構成例のブロック図を示す。なお、図５において、
参照符号1, 2, 3, 4, 5, 6は前述の従来例と同様の部分
を示している。
テムのポインタ処理回路及び本発明の NDF生成回路の原
理的構成例のブロック図を示す。なお、図５において、
参照符号1, 2, 3, 4, 5, 6は前述の従来例と同様の部分
を示している。
【００２４】本発明では、参照符号20にて示されている
NDF生成回路が以下のように構成されていることを特徴
としている。本発明の NDF生成回路20は、主要にはJ1−
J1間計算部７, NDF ENABLEマスク部８, 前フレームポイ
ンタ値ラッチ部９, ポインタ値比較部10等にて構成され
ている。
NDF生成回路が以下のように構成されていることを特徴
としている。本発明の NDF生成回路20は、主要にはJ1−
J1間計算部７, NDF ENABLEマスク部８, 前フレームポイ
ンタ値ラッチ部９, ポインタ値比較部10等にて構成され
ている。
【００２５】従来と同様のメモリ部３からは各フレーム
のJ1バイトのタイミングを示すパルス信号（以下、J1パ
ルスという) が出力されてポインタ値計算部５及びJ1−
J1間計算部７に与えられている。ポインタ値計算部５で
は従来例と同様にポインタ値を計算し、その値を前フレ
ームポインタ値ラッチ部９, ポインタ値比較部10及びポ
インタ挿入部６に与えている。
のJ1バイトのタイミングを示すパルス信号（以下、J1パ
ルスという) が出力されてポインタ値計算部５及びJ1−
J1間計算部７に与えられている。ポインタ値計算部５で
は従来例と同様にポインタ値を計算し、その値を前フレ
ームポインタ値ラッチ部９, ポインタ値比較部10及びポ
インタ挿入部６に与えている。
【００２６】前フレームポインタ値ラッチ部９では、ポ
インタ値計算部５から与えられるポインタ値を次のフレ
ームのタイミングまでラッチすることにより、前フレー
ムのポインタ値としてラッチする。この前フレームポイ
ンタ値ラッチ部９にラッチされている前フレームのポイ
ンタ値はポインタ値比較部10に与えられる。
インタ値計算部５から与えられるポインタ値を次のフレ
ームのタイミングまでラッチすることにより、前フレー
ムのポインタ値としてラッチする。この前フレームポイ
ンタ値ラッチ部９にラッチされている前フレームのポイ
ンタ値はポインタ値比較部10に与えられる。
【００２７】ポインタ値比較部10はポインタ値計算部５
から与えられる現フレームのポインタ値と前フレームポ
インタ値ラッチ部９がラッチしている前フレームのポイ
ンタ値とを比較する。このポインタ値比較部10による比
較結果はNDF ENABLEマスク部８に与えられる。
から与えられる現フレームのポインタ値と前フレームポ
インタ値ラッチ部９がラッチしている前フレームのポイ
ンタ値とを比較する。このポインタ値比較部10による比
較結果はNDF ENABLEマスク部８に与えられる。
【００２８】J1−J1間計算部７は前フレームのJ1バイト
と現フレームのJ1バイトとの間隔、即ち前フレームのJ1
バイトの位置から現フレームのJ1バイトの位置までの S
PEデータのバイト数を計算し、その結果をNDF ENABLEマ
スク部８へ与える。このJ1−J1間計算部７による計算結
果は正常な動作時には図１に示されているSONET のフレ
ームフォーマットから明らかなように 783バイトである
ので、実際の計算結果が 783バイトであれば現フレーム
のポインタ値は前フレームのポインタ値と同一であるは
ずであり、Normal NDFが発生される。
と現フレームのJ1バイトとの間隔、即ち前フレームのJ1
バイトの位置から現フレームのJ1バイトの位置までの S
PEデータのバイト数を計算し、その結果をNDF ENABLEマ
スク部８へ与える。このJ1−J1間計算部７による計算結
果は正常な動作時には図１に示されているSONET のフレ
ームフォーマットから明らかなように 783バイトである
ので、実際の計算結果が 783バイトであれば現フレーム
のポインタ値は前フレームのポインタ値と同一であるは
ずであり、Normal NDFが発生される。
【００２９】一方、たとえばスタッフ制御部４によるス
タッフ制御の結果、スタッフが発生した場合にも同様
に、ポインタ値は変化するが SPEデータの数は 783で同
数となるためにNormal NDFが発生される。しかし、電源
投入時あるいはJ1バイトの位置が急激に変化したような
場合には SPEデータの数は必ずしも 783にはならないた
め、現フレームのポインタ値は前記フレームのポインタ
値と同一にはならず、ポインタ値が変更されたことを示
すNDF ENABLEがJ1−J1間計算部７から出力される。
タッフ制御の結果、スタッフが発生した場合にも同様
に、ポインタ値は変化するが SPEデータの数は 783で同
数となるためにNormal NDFが発生される。しかし、電源
投入時あるいはJ1バイトの位置が急激に変化したような
場合には SPEデータの数は必ずしも 783にはならないた
め、現フレームのポインタ値は前記フレームのポインタ
値と同一にはならず、ポインタ値が変更されたことを示
すNDF ENABLEがJ1−J1間計算部７から出力される。
【００３０】NDF ENABLEマスク部８は、ポインタ値比較
部10による比較結果が同一である場合にJ1−J1間計算部
７から出力されたNDF ENABLEをマスクする。即ち、通常
の動作時においては、現フレームのポインタ値は前記フ
レームのポインタ値と同一であるためNormal NDFが出力
される。しかし、なんらの原因でJ1−J1間計算部７によ
る前フレームのJ1バイトと現フレームのJ1バイトとの間
隔が計算出来なくなったような場合、あるいは計算出来
ても正常な値である 783とは異なる場合等には、ポイン
タ値比較部10でのポインタ値の一致により検出される正
常な状態を優先するために、J1−J1間計算部７から出力
されるNDF ENABLE信号をNDF ENABLEマスク部８でマスク
することにより外部へはNormal NDFを出力するようにす
る。
部10による比較結果が同一である場合にJ1−J1間計算部
７から出力されたNDF ENABLEをマスクする。即ち、通常
の動作時においては、現フレームのポインタ値は前記フ
レームのポインタ値と同一であるためNormal NDFが出力
される。しかし、なんらの原因でJ1−J1間計算部７によ
る前フレームのJ1バイトと現フレームのJ1バイトとの間
隔が計算出来なくなったような場合、あるいは計算出来
ても正常な値である 783とは異なる場合等には、ポイン
タ値比較部10でのポインタ値の一致により検出される正
常な状態を優先するために、J1−J1間計算部７から出力
されるNDF ENABLE信号をNDF ENABLEマスク部８でマスク
することにより外部へはNormal NDFを出力するようにす
る。
【００３１】ポインタ挿入部６は、ポインタ値計算部５
から与えられるポインタ値とNDF ENABLEマスク部８から
与えられるNDF(Normal NDFまたはNDF ENABLE) を送信デ
ータの各フレームのH1, H2バイトに挿入して送信する。
から与えられるポインタ値とNDF ENABLEマスク部８から
与えられるNDF(Normal NDFまたはNDF ENABLE) を送信デ
ータの各フレームのH1, H2バイトに挿入して送信する。
【００３２】
【作用】従って、本発明の NDF生成回路では基本的に
は、J1−J1間計算部７で連続する２フレームのJ1バイト
相互間の SPEデータのバイト数を計算することにより正
常な通信が行われているか否かを監視し、またJ1−J1間
計算部７での監視結果が異常な状態を検出している場合
にもポインタ値比較部10で前フレームのポインタ値と現
フレームのポインタ値とを比較し、一致していれば正常
と見做してNormal NDFを発生する。
は、J1−J1間計算部７で連続する２フレームのJ1バイト
相互間の SPEデータのバイト数を計算することにより正
常な通信が行われているか否かを監視し、またJ1−J1間
計算部７での監視結果が異常な状態を検出している場合
にもポインタ値比較部10で前フレームのポインタ値と現
フレームのポインタ値とを比較し、一致していれば正常
と見做してNormal NDFを発生する。
【００３３】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。
いて詳述する。
【００３４】図６にデジタル伝送システムのポインタ処
理回路の要部と本発明の NDF生成回路の具体的構成例の
回路図を示す。ポインタ値計算部５は具体的にはアップ
カウンタ51とフリップフロップ52とで構成されている。
理回路の要部と本発明の NDF生成回路の具体的構成例の
回路図を示す。ポインタ値計算部５は具体的にはアップ
カウンタ51とフリップフロップ52とで構成されている。
【００３５】アップカウンタ51は、データ入力端子に常
時”０”が、ロード入力端子にH3バイトの位置を示すH3
パルスが、クロック端子に SPEバイト位置を示す SPEク
ロックがそれぞれ入力されている。従って、アップカウ
ンタ51は、H3パルスが入力されると”０”を初期値とし
てSPEクロックのアップカウントを開始する。即ち、ア
ップカウンタ51のカウント値は SPEバイトを示す。
時”０”が、ロード入力端子にH3バイトの位置を示すH3
パルスが、クロック端子に SPEバイト位置を示す SPEク
ロックがそれぞれ入力されている。従って、アップカウ
ンタ51は、H3パルスが入力されると”０”を初期値とし
てSPEクロックのアップカウントを開始する。即ち、ア
ップカウンタ51のカウント値は SPEバイトを示す。
【００３６】一方、フリップフロップ52は、データ入力
端子にアップカウンタ51のカウント値が、イネーブル入
力端子にJ1パルスが、クロック端子に SPEクロックがそ
れぞれ入力されている。従って、フリップフロップ52
は、J1パルスに同期してアップカウンタ51のカウント値
を保持すると共に、前フレームポインタ値ラッチ部９及
びポインタ値比較部10へ出力する。
端子にアップカウンタ51のカウント値が、イネーブル入
力端子にJ1パルスが、クロック端子に SPEクロックがそ
れぞれ入力されている。従って、フリップフロップ52
は、J1パルスに同期してアップカウンタ51のカウント値
を保持すると共に、前フレームポインタ値ラッチ部９及
びポインタ値比較部10へ出力する。
【００３７】前フレームポインタ値ラッチ部９は具体的
にはフリップフロップ91にて構成されている。フリップ
フロップ91は、データ入力端子に上述のポインタ値計算
部５のフリップフロップ52の出力が、イネーブル入力端
子に送出ポインタ値ラッチタイミング信号が、クロック
端子に SPEクロックがそれぞれ入力されている。なお、
送出ポインタ値ラッチタイミング信号は、送出されるべ
き NDF及びポインタ値の値を確定するタイミングを指示
する信号である。従って、フリップフロップ91は、送出
ポインタ値ラッチタイミング信号に同期してポインタ値
計算部５のフリップフロップ52が保持している値を入力
して保持すると共に、ポインタ挿入部６へ出力する。
にはフリップフロップ91にて構成されている。フリップ
フロップ91は、データ入力端子に上述のポインタ値計算
部５のフリップフロップ52の出力が、イネーブル入力端
子に送出ポインタ値ラッチタイミング信号が、クロック
端子に SPEクロックがそれぞれ入力されている。なお、
送出ポインタ値ラッチタイミング信号は、送出されるべ
き NDF及びポインタ値の値を確定するタイミングを指示
する信号である。従って、フリップフロップ91は、送出
ポインタ値ラッチタイミング信号に同期してポインタ値
計算部５のフリップフロップ52が保持している値を入力
して保持すると共に、ポインタ挿入部６へ出力する。
【００３８】ポインタ値比較部10は具体的にはEXORゲー
ト100 にて構成されている。このEXORゲート100 には、
上述の前フレームポインタ値ラッチ部９のフリップフロ
ップ91の出力及びポインタ値計算部５のフリップフロッ
プ52の出力が入力されている。従って、EXORゲート100
は、フリップフロップ52の出力とフリップフロップ91の
出力とが一致している場合には信号”Ｌ”を、一致して
いない場合には信号”Ｈ”をそれぞれ出力する。このEX
ORゲート100 の出力はNDF ENABLEマスク部８に与えられ
ている。
ト100 にて構成されている。このEXORゲート100 には、
上述の前フレームポインタ値ラッチ部９のフリップフロ
ップ91の出力及びポインタ値計算部５のフリップフロッ
プ52の出力が入力されている。従って、EXORゲート100
は、フリップフロップ52の出力とフリップフロップ91の
出力とが一致している場合には信号”Ｌ”を、一致して
いない場合には信号”Ｈ”をそれぞれ出力する。このEX
ORゲート100 の出力はNDF ENABLEマスク部８に与えられ
ている。
【００３９】J1−J1間計算部７は具体的にはアップカウ
ンタ71, フリップフロップ72及び”783”不一致検出回
路73にて構成されている。アップカウンタ71は、データ
入力端子に常時”１”が、ロード入力端子にJ1パルス
が、クロック端子に SPEバイト位置を示す SPEクロック
がそれぞれ入力されている。
ンタ71, フリップフロップ72及び”783”不一致検出回
路73にて構成されている。アップカウンタ71は、データ
入力端子に常時”１”が、ロード入力端子にJ1パルス
が、クロック端子に SPEバイト位置を示す SPEクロック
がそれぞれ入力されている。
【００４０】従って、アップカウンタ71は、J1パルスが
入力されると”１”を初期値としてSPEクロックのアッ
プカウントを開始する。即ち、アップカウンタ71のカウ
ント値はあるフレームのJ1バイトからその次のフレーム
のJ1バイトまでの SPEバイト数を示す。
入力されると”１”を初期値としてSPEクロックのアッ
プカウントを開始する。即ち、アップカウンタ71のカウ
ント値はあるフレームのJ1バイトからその次のフレーム
のJ1バイトまでの SPEバイト数を示す。
【００４１】一方、フリップフロップ72は、データ入力
端子にアップカウンタ71のカウント値が、イネーブル入
力端子にJ1パルスが、クロック端子に SPEクロックがそ
れぞれ入力されている。従って、フリップフロップ72
は、J1パルスに同期してアップカウンタ51のカウント値
を保持すると共に、” 783”不一致検出回路73へ出力す
る。
端子にアップカウンタ71のカウント値が、イネーブル入
力端子にJ1パルスが、クロック端子に SPEクロックがそ
れぞれ入力されている。従って、フリップフロップ72
は、J1パルスに同期してアップカウンタ51のカウント値
を保持すると共に、” 783”不一致検出回路73へ出力す
る。
【００４２】” 783”不一致検出回路73はフリップフロ
ップ72の出力が” 783”と不一致である場合に信号”
Ｈ”を、” 783”に一致している場合に信号”Ｌ”をそ
れぞれ出力する。この” 783”不一致検出回路73の出力
はNDF ENABLEマスク部８へ出力されている。
ップ72の出力が” 783”と不一致である場合に信号”
Ｈ”を、” 783”に一致している場合に信号”Ｌ”をそ
れぞれ出力する。この” 783”不一致検出回路73の出力
はNDF ENABLEマスク部８へ出力されている。
【００４３】NDF ENABLEマスク部８は具体的には ANDゲ
ート81, フリップフロップ82にて構成されている。AND
ゲート81には上述のポインタ値比較部10のEXORゲート10
0 の出力とJ1−J1間計算部７の” 783”不一致検出回路
73の出力とが入力されている。従って、 ANDゲート81は
両入力が”Ｈ”である場合にのみ信号”Ｈ”を出力す
る。即ち、連続する２フレームのJ1バイト相互間のバイ
ト数が” 783”ではないことがJ1−J1間計算部７により
検出され、且つその２フレームのポインタ値が不一致で
あることがポインタ値比較部10により検出された場合に
のみ ANDゲート81は信号”Ｈ”を出力する。
ート81, フリップフロップ82にて構成されている。AND
ゲート81には上述のポインタ値比較部10のEXORゲート10
0 の出力とJ1−J1間計算部７の” 783”不一致検出回路
73の出力とが入力されている。従って、 ANDゲート81は
両入力が”Ｈ”である場合にのみ信号”Ｈ”を出力す
る。即ち、連続する２フレームのJ1バイト相互間のバイ
ト数が” 783”ではないことがJ1−J1間計算部７により
検出され、且つその２フレームのポインタ値が不一致で
あることがポインタ値比較部10により検出された場合に
のみ ANDゲート81は信号”Ｈ”を出力する。
【００４４】換言すれば、連続する２フレームのJ1バイ
ト相互間のバイト数が” 783”でない場合においても、
両フレームのポインタ値が一致している場合には ANDゲ
ート81の出力は”Ｌ”になる。なお、この ANDゲート81
の出力が”Ｈ”であるということは NDFとしてNDF ENAB
LEの送信が指示されており、”Ｌ”であるということは
NDFとしてNormal NDFの送信が指示されているというこ
とである。
ト相互間のバイト数が” 783”でない場合においても、
両フレームのポインタ値が一致している場合には ANDゲ
ート81の出力は”Ｌ”になる。なお、この ANDゲート81
の出力が”Ｈ”であるということは NDFとしてNDF ENAB
LEの送信が指示されており、”Ｌ”であるということは
NDFとしてNormal NDFの送信が指示されているというこ
とである。
【００４５】フリップフロップ82のデータ入力端子には
ANDゲート81の出力が、イネーブル入力端子には送出ポ
インタ値ラッチタイミング信号が、クロック端子には S
PEクロックがそれぞれ入力されている。従って、フリッ
プフロップ82は送出ポインタ値ラッチタイミング信号に
同期して ANDゲート81の出力を保持し、ポインタ挿入部
６へ出力する。
ANDゲート81の出力が、イネーブル入力端子には送出ポ
インタ値ラッチタイミング信号が、クロック端子には S
PEクロックがそれぞれ入力されている。従って、フリッ
プフロップ82は送出ポインタ値ラッチタイミング信号に
同期して ANDゲート81の出力を保持し、ポインタ挿入部
６へ出力する。
【００４６】なお、このフリップフロップ82の出力信号
がNDF ENABLEマスク部８の出力であり、ポインタ挿入部
６に与えられた場合にその値が”Ｈ”であればポインタ
挿入部６は NDFとしてNDF ENABLEを送信し、”Ｌ”であ
れば NDFとしてNormal NDFを送信する。
がNDF ENABLEマスク部８の出力であり、ポインタ挿入部
６に与えられた場合にその値が”Ｈ”であればポインタ
挿入部６は NDFとしてNDF ENABLEを送信し、”Ｌ”であ
れば NDFとしてNormal NDFを送信する。
【００４７】以下、本発明の NDF生成回路の動作につい
て、ポインタ処理回路の動作と共に説明する。なお、表
１はNormal NDFまたはNDF ENABLEのいずれかの NDFが発
生される４状態それぞれについて、J1−J1間計算部７の
出力信号ａ，ポインタ値計算部５の出力信号ｂ，前フレ
ームポインタ値ラッチ部９の出力信号ｃ，ポインタ値比
較部10の出力信号ｄ，NDF ENABLEマスク部８の ANDゲー
ト81の出力信号ｅをそれぞれ示している。また、表２は
NDF ENABLEマスク部８から出力されるNDF(Normal NDFで
あるかNDF ENABLEであるか),出力されるポインタ値, 更
に (1)〜(4) の具体的な状態をそれぞれ示している。
て、ポインタ処理回路の動作と共に説明する。なお、表
１はNormal NDFまたはNDF ENABLEのいずれかの NDFが発
生される４状態それぞれについて、J1−J1間計算部７の
出力信号ａ，ポインタ値計算部５の出力信号ｂ，前フレ
ームポインタ値ラッチ部９の出力信号ｃ，ポインタ値比
較部10の出力信号ｄ，NDF ENABLEマスク部８の ANDゲー
ト81の出力信号ｅをそれぞれ示している。また、表２は
NDF ENABLEマスク部８から出力されるNDF(Normal NDFで
あるかNDF ENABLEであるか),出力されるポインタ値, 更
に (1)〜(4) の具体的な状態をそれぞれ示している。
【００４８】
【表１】
【００４９】従来と同様のメモリ部３からは各フレーム
のJ1バイトのタイミングで信号が出力されてポインタ値
計算部５及びJ1−J1間計算部７に与えられている。ポイ
ンタ値計算部５では従来例と同様にポインタ値を計算
し、その値を前フレームポインタ値ラッチ部９, ポイン
タ値比較部10及びポインタ挿入部６に与えている。
のJ1バイトのタイミングで信号が出力されてポインタ値
計算部５及びJ1−J1間計算部７に与えられている。ポイ
ンタ値計算部５では従来例と同様にポインタ値を計算
し、その値を前フレームポインタ値ラッチ部９, ポイン
タ値比較部10及びポインタ挿入部６に与えている。
【００５０】前フレームポインタ値ラッチ部９では、ポ
インタ値計算部５から与えられるポインタ値を次のフレ
ームのタイミングまでラッチすることにより、前フレー
ムのポインタ値としてラッチする。この前フレームポイ
ンタ値ラッチ部９にラッチされている前フレームのポイ
ンタ値はポインタ値比較部10に与えられる。
インタ値計算部５から与えられるポインタ値を次のフレ
ームのタイミングまでラッチすることにより、前フレー
ムのポインタ値としてラッチする。この前フレームポイ
ンタ値ラッチ部９にラッチされている前フレームのポイ
ンタ値はポインタ値比較部10に与えられる。
【００５１】ポインタ値比較部10はポインタ値計算部５
から与えられる現フレームのポインタ値と前フレームポ
インタ値ラッチ部９がラッチしている前フレームのポイ
ンタ値とを比較する。
から与えられる現フレームのポインタ値と前フレームポ
インタ値ラッチ部９がラッチしている前フレームのポイ
ンタ値とを比較する。
【００５２】また、J1−J1間計算部７は前フレームのJ1
バイトと現フレームのJ1バイトとの間隔、即ち前フレー
ムのJ1バイトの位置から現フレームのJ1バイトの位置ま
でのSPEデータのバイト数を計算し、その結果をNDF ENA
BLEマスク部８へ与える。正常に通信が行われている状
態では、このJ1−J1間計算部７による計算結果は783バ
イトであるので、実際の計算結果が 783バイトであれば
現フレームのポインタ値は前フレームのポインタ値と同
一となり、Normal NDFが発生される。これは、表１の
(1) に示されている状態である。
バイトと現フレームのJ1バイトとの間隔、即ち前フレー
ムのJ1バイトの位置から現フレームのJ1バイトの位置ま
でのSPEデータのバイト数を計算し、その結果をNDF ENA
BLEマスク部８へ与える。正常に通信が行われている状
態では、このJ1−J1間計算部７による計算結果は783バ
イトであるので、実際の計算結果が 783バイトであれば
現フレームのポインタ値は前フレームのポインタ値と同
一となり、Normal NDFが発生される。これは、表１の
(1) に示されている状態である。
【００５３】一方、スタッフ制御部４によるスタッフ制
御の結果、スタッフが発生した場合にも同様に、ポイン
タ値は変化するが SPEデータの数は 783で同数となるた
めにJ1−J1間計算部７からNormal NDFが発生される。こ
れは、表１の(3) に示されている状態である。
御の結果、スタッフが発生した場合にも同様に、ポイン
タ値は変化するが SPEデータの数は 783で同数となるた
めにJ1−J1間計算部７からNormal NDFが発生される。こ
れは、表１の(3) に示されている状態である。
【００５４】しかし、電源投入時あるいはJ1バイトの位
置が急激に変化したような場合にはSPEデータの数は必
ずしも 783にはならず、また現フレームのポインタ値は
前フレームのポインタ値と同一にはならず、J1−J1間計
算部７からNDF ENABLEが発生される。これは、表１の
(4) に示されている状態である。
置が急激に変化したような場合にはSPEデータの数は必
ずしも 783にはならず、また現フレームのポインタ値は
前フレームのポインタ値と同一にはならず、J1−J1間計
算部７からNDF ENABLEが発生される。これは、表１の
(4) に示されている状態である。
【００５５】NDF ENABLEマスク部８は、J1−J1間計算部
７の計算結果が” 783”ではないがポインタ値比較部10
による比較結果が同一である場合、即ち表１の(2) の場
合にJ1−J1間計算部７から出力されたNDF ENABLEをマス
クしてNormal NDFを出力する。
７の計算結果が” 783”ではないがポインタ値比較部10
による比較結果が同一である場合、即ち表１の(2) の場
合にJ1−J1間計算部７から出力されたNDF ENABLEをマス
クしてNormal NDFを出力する。
【００５６】表１の(1) に示されているような正常な動
作時においては、現フレームのポインタ値は前記フレー
ムのポインタ値と同一であるためポインタ値比較部10で
両ポインタ値の一致が検出され、またJ1−J1間計算部７
では SPEデータの数が”783”であることが検出され
る。従って、NDF ENABLEマスク部８の ANDゲート81への
入力は共に”Ｌ”になるので、NDF ENABLEマスク部８か
らは信号”Ｌ”、即ちNormal NDFを示す信号が出力され
る。
作時においては、現フレームのポインタ値は前記フレー
ムのポインタ値と同一であるためポインタ値比較部10で
両ポインタ値の一致が検出され、またJ1−J1間計算部７
では SPEデータの数が”783”であることが検出され
る。従って、NDF ENABLEマスク部８の ANDゲート81への
入力は共に”Ｌ”になるので、NDF ENABLEマスク部８か
らは信号”Ｌ”、即ちNormal NDFを示す信号が出力され
る。
【００５７】表１の(4) に示されているような長時間に
及ぶ回線異常時、あるいはメモリスリップからの復旧
時、更には電源投入時などには前フレームのポインタ値
と現フレームのポインタ値とが異なるためポインタ値比
較部10で両ポインタ値の不一致が検出され、またJ1−J1
間計算部７でも SPEデータの数が”783 ”でないことが
検出される。従って、NDF ENABLEマスク部８の ANDゲー
ト81への入力は共に”Ｈ”になるので、NDF ENABLEマス
ク部８からは信号”Ｈ”、即ちNDF ENABLEを示す信号が
出力される。この場合には、変更されたポインタ値も出
力される。
及ぶ回線異常時、あるいはメモリスリップからの復旧
時、更には電源投入時などには前フレームのポインタ値
と現フレームのポインタ値とが異なるためポインタ値比
較部10で両ポインタ値の不一致が検出され、またJ1−J1
間計算部７でも SPEデータの数が”783 ”でないことが
検出される。従って、NDF ENABLEマスク部８の ANDゲー
ト81への入力は共に”Ｈ”になるので、NDF ENABLEマス
ク部８からは信号”Ｈ”、即ちNDF ENABLEを示す信号が
出力される。この場合には、変更されたポインタ値も出
力される。
【００５８】表１の(3) に示されているようなたとえば
スタッフ制御が発生した場合には、SPEデータの数は変
化しないがポインタ値は±１の範囲で変化する。このた
め、ポインタ値比較部10で両ポインタ値の不一致が検出
され、J1−J1間計算部７ではSPEデータの数が”783 ”
であることが検出される。従って、NDF ENABLEマスク部
８の ANDゲート81への入力はJ1−J1間計算部７からは”
Ｌ”に、ポインタ値比較部10からは”Ｈ”にになるの
で、NDF ENABLEマスク部８からは信号”Ｌ”、即ちNorm
al NDFを示す信号がが出力される。この場合には、Norm
al NDFが出力されるがポインタ値は更新される。
スタッフ制御が発生した場合には、SPEデータの数は変
化しないがポインタ値は±１の範囲で変化する。このた
め、ポインタ値比較部10で両ポインタ値の不一致が検出
され、J1−J1間計算部７ではSPEデータの数が”783 ”
であることが検出される。従って、NDF ENABLEマスク部
８の ANDゲート81への入力はJ1−J1間計算部７からは”
Ｌ”に、ポインタ値比較部10からは”Ｈ”にになるの
で、NDF ENABLEマスク部８からは信号”Ｌ”、即ちNorm
al NDFを示す信号がが出力される。この場合には、Norm
al NDFが出力されるがポインタ値は更新される。
【００５９】しかし、スタッフ制御の場合には前フレー
ムのポインタ値を送信する際にスタッフ信号も送信され
るため、現フレームのポインタ値が前フレームのポイン
タ値の±１であれば問題はない。
ムのポインタ値を送信する際にスタッフ信号も送信され
るため、現フレームのポインタ値が前フレームのポイン
タ値の±１であれば問題はない。
【００６０】その他のポインタ値で送信された場合にも
受信側で３フレーム間連続して同一のポインタ値を受信
した場合にはNormal NDFの状態であってもポインタ値が
更新されるため、このまま出力されても問題はない。
受信側で３フレーム間連続して同一のポインタ値を受信
した場合にはNormal NDFの状態であってもポインタ値が
更新されるため、このまま出力されても問題はない。
【００６１】しかし、表１の(2) に示されているような
極短時間の回線異常、あるいはメモリスリップ等が発生
した場合にはポインタ値は前フレームで送信された値と
同一であるが、J1−J1間計算部７では計算結果が” 78
3”にはならないのでNDF ENABLE信号が出力される可能
性がある。しかし、このような場合のポインタ値は前フ
レームと同一であるためNDF ENABLEを送出してはならな
い。従って、NDF ENABLE信号をNDF ENABLEマスク部８で
マスクする必要が生じる。
極短時間の回線異常、あるいはメモリスリップ等が発生
した場合にはポインタ値は前フレームで送信された値と
同一であるが、J1−J1間計算部７では計算結果が” 78
3”にはならないのでNDF ENABLE信号が出力される可能
性がある。しかし、このような場合のポインタ値は前フ
レームと同一であるためNDF ENABLEを送出してはならな
い。従って、NDF ENABLE信号をNDF ENABLEマスク部８で
マスクする必要が生じる。
【００６２】即ち、J1−J1間計算部７では計算結果が”
783”にはならないのでNDF ENABLEマスク部８へ”Ｈ”
を出力するが、ポインタ値比較部10では両フレームのポ
インタ値が一致していることが検出されるのでNDF ENAB
LEマスク部８へ”Ｌ”を出力する。このため、NDF ENAB
LEマスク部８の ANDゲート81は信号”Ｌ”を出力するの
で、NDF ENABLEマスク部８からNDF ENABLEを示す信号”
Ｈ”が出力されることはなく、Normal NDFを示す信号”
Ｌ”が出力される。
783”にはならないのでNDF ENABLEマスク部８へ”Ｈ”
を出力するが、ポインタ値比較部10では両フレームのポ
インタ値が一致していることが検出されるのでNDF ENAB
LEマスク部８へ”Ｌ”を出力する。このため、NDF ENAB
LEマスク部８の ANDゲート81は信号”Ｌ”を出力するの
で、NDF ENABLEマスク部８からNDF ENABLEを示す信号”
Ｈ”が出力されることはなく、Normal NDFを示す信号”
Ｌ”が出力される。
【００６３】このように、無意味なNDF ENABLE送出は受
信側でポインタを見失うことになるため、NDF ENABLEマ
スク部８が備えられていることは非常に有用である。
信側でポインタを見失うことになるため、NDF ENABLEマ
スク部８が備えられていることは非常に有用である。
【００６４】なお、内部障害により NDF発生及びポイン
タ値計算の基本となるJ1パルスがJ1−J1間計算部７及び
ポインタ値計算部５に入力されなかった場合に、J1−J1
間計算部７は 783番目のJ1パルスが見つからないために
NDF ENABLEを出力する。ポインタ値計算部５ではJ1パル
スが見つからないために前フレームで送信したポインタ
値をそのまま再送信する。前フレームポインタ値ラッチ
部９では前フレームで送信したポインタ値をラッチして
いるので、J1パルスが長時間に亙って見つからなければ
ポインタ値比較部10からのマスク信号によりJ1−J1間計
算部７から出力されたNDF ENABLE信号をNDF ENABLEマス
ク部８でマスクして出力し、J1パルスが見つかるまでは
Normal NDFと毎フレーム同一のポインタ値が出力され
る。但し、J1パルスが見つかれば、たとえば回線障害等
からの復旧時と同様に動作する。
タ値計算の基本となるJ1パルスがJ1−J1間計算部７及び
ポインタ値計算部５に入力されなかった場合に、J1−J1
間計算部７は 783番目のJ1パルスが見つからないために
NDF ENABLEを出力する。ポインタ値計算部５ではJ1パル
スが見つからないために前フレームで送信したポインタ
値をそのまま再送信する。前フレームポインタ値ラッチ
部９では前フレームで送信したポインタ値をラッチして
いるので、J1パルスが長時間に亙って見つからなければ
ポインタ値比較部10からのマスク信号によりJ1−J1間計
算部７から出力されたNDF ENABLE信号をNDF ENABLEマス
ク部８でマスクして出力し、J1パルスが見つかるまでは
Normal NDFと毎フレーム同一のポインタ値が出力され
る。但し、J1パルスが見つかれば、たとえば回線障害等
からの復旧時と同様に動作する。
【００６５】
【発明の効果】以上に詳述したように本発明によれば、
従来の手法における NDF発生及び送出のための複数の条
件を監視する必要なしに、前フレームのJ1バイトの位置
と現フレームのJ1バイトの位置との関係から、両J1バイ
ト間の SPEデータ数と、送出されるポインタ値とを監視
し、あるいは制御することにより、従来は個別に行われ
ていた NDF発生及び送出の条件を満たし、 NDFを送出す
ることが可能になる。このため、 NDF発生及び送出の条
件が増加しても回路規模が拡大することはなく、二つの
状態を監視し、また制御するのみでよいため、回路規模
の削減, 開発工数の減少, 消費電力の削減が実現され
る。
従来の手法における NDF発生及び送出のための複数の条
件を監視する必要なしに、前フレームのJ1バイトの位置
と現フレームのJ1バイトの位置との関係から、両J1バイ
ト間の SPEデータ数と、送出されるポインタ値とを監視
し、あるいは制御することにより、従来は個別に行われ
ていた NDF発生及び送出の条件を満たし、 NDFを送出す
ることが可能になる。このため、 NDF発生及び送出の条
件が増加しても回路規模が拡大することはなく、二つの
状態を監視し、また制御するのみでよいため、回路規模
の削減, 開発工数の減少, 消費電力の削減が実現され
る。
【図１】デジタル伝送システムとしてのSONET の STSフ
レームフォーマットの構成を示す模式図である。
レームフォーマットの構成を示す模式図である。
【図２】SONET の STSフレームフォーマットのH1, H2バ
イトの構成を示す模式図である。
イトの構成を示す模式図である。
【図３】SPEアドレスを付与したSONET フレームフォー
マットの模式図である。
マットの模式図である。
【図４】従来のデジタル伝送システムのポインタ処理回
路及び NDF生成回路の構成例を示すブロック図である。
路及び NDF生成回路の構成例を示すブロック図である。
【図５】デジタル伝送システムのポインタ処理回路及び
本発明の NDF生成回路の原理的構成例のブロック図であ
る。
本発明の NDF生成回路の原理的構成例のブロック図であ
る。
【図６】デジタル伝送システムのポインタ処理回路の要
部と本発明の NDF生成回路の具体的構成例を示す回路図
である。
部と本発明の NDF生成回路の具体的構成例を示す回路図
である。
７ J1−J1間計算部 ８ NDF ENABLEマスク部 ９ 前フレームポインタ値ラッチ部 10 ポインタ値比較部
フロントページの続き (56)参考文献 特開 平２−193430（ＪＰ，Ａ) 特開 平２−302136（ＪＰ，Ａ) 特開 平２−272925（ＪＰ，Ａ) 特開 平４−150329（ＪＰ，Ａ) 特開 平４−183126（ＪＰ，Ａ) 特開 平５−244111（ＪＰ，Ａ) 特開 平５−292076（ＪＰ，Ａ) 特開 平６−204963（ＪＰ，Ａ) 特開 平６−141012（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 - 3/26 H40L 7/00 - 7/10
Claims (1)
- 【請求項１】 所定のデータ量にて１フレームが構成さ
れ、各フレームのヘッダ部に含まれるポインタにより示
されるフレーム内の位置を先頭として特定のデータ群が
存在する信号を入力し、入力された信号のフレーム中に
おいて前記ポインタが変化したか否かを示す情報(NDF)
を生成するデジタル伝送システムのポインタ処理回路に
おけるＮＤＦ生成回路において、 入力された信号の前フレームのポインタと入力された信
号の現フレームのポインタとを比較するポインタ値比較
手段と、 入力された信号の前フレームのポインタにより示される
フレーム内の位置と現フレームのポインタにより示され
るフレーム内の位置との間のデータ数を計算し、計算結
果が１フレームに対応する所定値と一致しない場合にポ
インタ値が変化したことを示す信号を出力するデータ数
監視手段と、 前記ポインタ値比較手段による比較結果が一致していた
場合には、前記ポインタ値が変化したことを示す信号が
前記データ監視手段から出力することを禁じるようにし
たことを特徴とするデジタル伝送システムのポインタ処
理におけるＮＤＦ生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04348733A JP3131670B2 (ja) | 1992-12-28 | 1992-12-28 | デジタル伝送システムのポインタ処理回路におけるｎｄｆ生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04348733A JP3131670B2 (ja) | 1992-12-28 | 1992-12-28 | デジタル伝送システムのポインタ処理回路におけるｎｄｆ生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204964A JPH06204964A (ja) | 1994-07-22 |
| JP3131670B2 true JP3131670B2 (ja) | 2001-02-05 |
Family
ID=18399003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04348733A Expired - Fee Related JP3131670B2 (ja) | 1992-12-28 | 1992-12-28 | デジタル伝送システムのポインタ処理回路におけるｎｄｆ生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3131670B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101880499B (zh) * | 2010-04-22 | 2013-05-08 | 中山市杜威涂料有限公司 | 一种醇溶性电磁波屏蔽涂料 |
-
1992
- 1992-12-28 JP JP04348733A patent/JP3131670B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101880499B (zh) * | 2010-04-22 | 2013-05-08 | 中山市杜威涂料有限公司 | 一种醇溶性电磁波屏蔽涂料 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204964A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1525693B1 (en) | Clock synchronizing method over fault-tolerant etherent | |
| US5146477A (en) | Jitter control in digital communication links | |
| US4996698A (en) | Clock signal resynchronizing apparatus | |
| US5189410A (en) | Digital cross connect system | |
| US5671227A (en) | Transmission system for transmitting and detecting the beginning of the frame of a frame synchronized signal | |
| US6693919B1 (en) | Frame synchronization method and frame synchronization circuit | |
| US5331630A (en) | Renewal method and apparatus for AU-4 and TU-3 pointers of synchronous digital hierarchy | |
| US5132991A (en) | Frame error detection system | |
| JP3131670B2 (ja) | デジタル伝送システムのポインタ処理回路におけるｎｄｆ生成回路 | |
| WO1988007300A1 (en) | Jitter control in digital communications links | |
| JPH06204963A (ja) | デジタル伝送システムのポインタ処理回路におけるｎｄｆ生成回路 | |
| JP2002232380A (ja) | コンカチネーション信号処理方法及び装置 | |
| JP3089519B2 (ja) | 衛星通信方式 | |
| JP3616695B2 (ja) | 伝送装置のユニット間インタフェース方式 | |
| EP0488050A2 (en) | Data sensing system | |
| US6646992B1 (en) | Communication control method and equipment for implementing the same | |
| JP2969233B2 (ja) | ディジタル伝送システムのフレームフォーマットのテスト方法及びそれに使用されるフレームカウンタ | |
| KR100283998B1 (ko) | 광가입자 전송장치에서의 계위단위그룹 데이터에 대한 계위단위포인터 정렬장치 | |
| JP3230550B2 (ja) | 位相制御回路 | |
| JP2842678B2 (ja) | 位相情報転送方式 | |
| JP2827503B2 (ja) | 同期状態監視パルス作成回路 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| JP3110387B2 (ja) | マルチフレーム同期検出装置 | |
| JP2944420B2 (ja) | 伝達単位不一致検出方法及び伝達単位不一致検出装置 | |
| US5568488A (en) | Pointer re-setting method and apparatus thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001024 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |