JP2827503B2 - 同期状態監視パルス作成回路 - Google Patents
同期状態監視パルス作成回路Info
- Publication number
- JP2827503B2 JP2827503B2 JP2313216A JP31321690A JP2827503B2 JP 2827503 B2 JP2827503 B2 JP 2827503B2 JP 2313216 A JP2313216 A JP 2313216A JP 31321690 A JP31321690 A JP 31321690A JP 2827503 B2 JP2827503 B2 JP 2827503B2
- Authority
- JP
- Japan
- Prior art keywords
- stuff
- pointer
- monitoring
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔概 要〕 ディジタル同期網の同期クロック系の状態を監視する
同期状態監視パルス作成回路に関し、 同期状態監視パルスを正確に出力することができる小
規模な同期状態監視パルス作成回路を提供することを目
的とし、 受信データ中のポインタよりスタッフ要求があるか否
かを判定するスタッフ判定手段と、該ポインタ値がNフ
レーム連続して同じ値であるか否かを検出する同値監視
手段と、スタッフ判定手段でスタッフ要求の判定に用い
る基準ポインタを作成する計数手段と、受信ポインタと
計数手段で発生した基準ポインタとの一致を判定する一
致判定手段と、一致判定手段から出力される一致パルス
により、同値監視手段から出力される同値検出信号をマ
スクするマスク手段と、マスク手段の出力とスタッフ判
定手段の出力の論理和を取る論理和手段とを備え構成す
る。
同期状態監視パルス作成回路に関し、 同期状態監視パルスを正確に出力することができる小
規模な同期状態監視パルス作成回路を提供することを目
的とし、 受信データ中のポインタよりスタッフ要求があるか否
かを判定するスタッフ判定手段と、該ポインタ値がNフ
レーム連続して同じ値であるか否かを検出する同値監視
手段と、スタッフ判定手段でスタッフ要求の判定に用い
る基準ポインタを作成する計数手段と、受信ポインタと
計数手段で発生した基準ポインタとの一致を判定する一
致判定手段と、一致判定手段から出力される一致パルス
により、同値監視手段から出力される同値検出信号をマ
スクするマスク手段と、マスク手段の出力とスタッフ判
定手段の出力の論理和を取る論理和手段とを備え構成す
る。
本発明は、ディジタル同期網の同期クロック系の状態
を監視する同期状態監視パルス作成回路に関する。
を監視する同期状態監視パルス作成回路に関する。
ディジタル通信においては、受信したデータからクロ
ックを抽出し、そのクロックを同期網内の同期クロック
に乗せ替え、その同期クロックに同期をとり通信を行っ
ている。
ックを抽出し、そのクロックを同期網内の同期クロック
に乗せ替え、その同期クロックに同期をとり通信を行っ
ている。
第4図はディジタル通信のフレームフォーマットの1
例を説明する図であり、(a)は1フレームのフォーマ
ットを示し、90バイトで1サブフレームを構成し、90バ
イトのサブフレームが9個で1フレームを構成してい
る。
例を説明する図であり、(a)は1フレームのフォーマ
ットを示し、90バイトで1サブフレームを構成し、90バ
イトのサブフレームが9個で1フレームを構成してい
る。
各サブフレームの先頭3バイト、合計27バイトはオー
バヘッドビット(余剰ビット)であり、残りの87×9=
783バイトが顧客に提供するペイロードである。
バヘッドビット(余剰ビット)であり、残りの87×9=
783バイトが顧客に提供するペイロードである。
(b)は9個のサブフレームの中の第4サブフレーム
の先頭の2バイトH1、H2をとりだしたものであり、2バ
イトすなわち16ビットの中の先頭4ビットがNew Data
Flag(以下NDFと称する)を示し、終わりの10ビット
がスタッフ動作を指示するポインタとなっている。
の先頭の2バイトH1、H2をとりだしたものであり、2バ
イトすなわち16ビットの中の先頭4ビットがNew Data
Flag(以下NDFと称する)を示し、終わりの10ビット
がスタッフ動作を指示するポインタとなっている。
ポインタとは、非同期信号を同期網に乗せかえるとき
の、同期網内の非同期データ(ペイロード)の場所を示
すためのものであり、両者間のクロックの位相差を吸収
するためのポインタの指示による1バイト単位のスタッ
フ動作を行う。
の、同期網内の非同期データ(ペイロード)の場所を示
すためのものであり、両者間のクロックの位相差を吸収
するためのポインタの指示による1バイト単位のスタッ
フ動作を行う。
しかし、伝送装置の送信側(ポインタ付加部)におい
て、同期クロックが断状態(同期が不安定な状態)とな
った場合、ポインタの動作回数が激増する。このような
状態を受信側で監視するためには、スタッフ動作を行う
都度、同期状態監視パルスを作成し、そのパルスをカウ
ントすることにより同期の安定度を監視し、ディジタル
通信システムとしての信頼度向上を図ることが必要とな
っている。
て、同期クロックが断状態(同期が不安定な状態)とな
った場合、ポインタの動作回数が激増する。このような
状態を受信側で監視するためには、スタッフ動作を行う
都度、同期状態監視パルスを作成し、そのパルスをカウ
ントすることにより同期の安定度を監視し、ディジタル
通信システムとしての信頼度向上を図ることが必要とな
っている。
かかる同期状態監視パルス作成回路は、小規模の回路
構成で正確に動作することが要求されている。
構成で正確に動作することが要求されている。
第5図は従来例を説明するブロック図を示す。
第5図の従来例は、受信データ中のポインタからスタ
ッフ要求の有無を判定するスタッフ判定回路11Aと、 受信データ中のポインタが3フレーム連続して同じ値
であるか否かを監視する3フレーム同値監視回路21と、 スタッフ要求の有無の判定に用いる基準ポインタを発
生するオフセットカウンタ31と、 スタッフ判定回路11の出力と3フレーム同値監視回路
21の出力の論理和をとる論理和回路(以下OR回路と称す
る)61より構成している。
ッフ要求の有無を判定するスタッフ判定回路11Aと、 受信データ中のポインタが3フレーム連続して同じ値
であるか否かを監視する3フレーム同値監視回路21と、 スタッフ要求の有無の判定に用いる基準ポインタを発
生するオフセットカウンタ31と、 スタッフ判定回路11の出力と3フレーム同値監視回路
21の出力の論理和をとる論理和回路(以下OR回路と称す
る)61より構成している。
上述の従来例においては、スタッフ判定回路11Aは受
信したポインタを監視して、スタッフ要求の有無を判定
し、スタッフ要求が有る場合には1バイト単位のスタッ
フを行う。
信したポインタを監視して、スタッフ要求の有無を判定
し、スタッフ要求が有る場合には1バイト単位のスタッ
フを行う。
一方、3フレーム同値監視回路21でも同じ受信ポイン
タを監視しており、その値が変化してから同じ値を連続
3フレーム継続した場合にHレベルのパルスを発生す
る。このパルスはスタッフ要求を受信した後は、スタッ
フ判定回路11Aより出力するリセット信号(図中Rと示
す)により3フレームの間はマスクされる。
タを監視しており、その値が変化してから同じ値を連続
3フレーム継続した場合にHレベルのパルスを発生す
る。このパルスはスタッフ要求を受信した後は、スタッ
フ判定回路11Aより出力するリセット信号(図中Rと示
す)により3フレームの間はマスクされる。
オフセットカウンタ31ではNDF受信、スタッフ要求受
信、3フレーム同一ポインタの受信の何れかが発生した
とき基準ポインタを更新する。
信、3フレーム同一ポインタの受信の何れかが発生した
とき基準ポインタを更新する。
OR回路61ではスタッフ判定回路11の出力と3フレーム
同値監視回路21の出力をとり、この出力を同期状態監視
パルス(以下Pointer Justification Countsパルス、
PJCsパルスと称する)としている。
同値監視回路21の出力をとり、この出力を同期状態監視
パルス(以下Pointer Justification Countsパルス、
PJCsパルスと称する)としている。
上述の従来例では、PJCsパルスはOR回路61にてスタッ
フ判定回路11の出力と3フレーム同値監視回路21の出力
をとることによりPJCsパルスを発生させている。
フ判定回路11の出力と3フレーム同値監視回路21の出力
をとることによりPJCsパルスを発生させている。
この構成においては、ポインタの同値が連続した場合
には、PJCsパルスが多発するのを防ぐため、ポインタが
変化してからの3フレームを監視する必要があり、スタ
ッフ判定回路11Aの中に3フレームをカウントしてリセ
ット信号を発生させるためのカウンタ(図示省略)が必
要となる。
には、PJCsパルスが多発するのを防ぐため、ポインタが
変化してからの3フレームを監視する必要があり、スタ
ッフ判定回路11Aの中に3フレームをカウントしてリセ
ット信号を発生させるためのカウンタ(図示省略)が必
要となる。
さらに、スタッフ要求を受信してスタッフ制御を行っ
た場合には、PJCsパルスが2個発生するので、これを防
止するため、スタッフ制御を行ったあとの3フレーム間
はその情報をラッチしておくラッチ回路(図示省略)が
必要となる。
た場合には、PJCsパルスが2個発生するので、これを防
止するため、スタッフ制御を行ったあとの3フレーム間
はその情報をラッチしておくラッチ回路(図示省略)が
必要となる。
本発明は、同期状態監視パルスを正確に出力すること
ができる小規模な同期状態監視パルス作成回路を提供す
ることを目的とする。
ができる小規模な同期状態監視パルス作成回路を提供す
ることを目的とする。
第1図は本発明の原理を説明するブロック図を示す。
第1図に示す本発明の原理ブロック図中の10は受信デ
ータ中のポインタよりスタッフ要求があるか否かを判定
するスタッフ判定手段であり、20はポインタ値がNフレ
ーム連続して同じ値であるか否かを検出する同値監視手
段であり、30はスタッフ判定手段10で、スタッフ要求の
判定に用いる基準ポインタを作成する計数手段である。
ータ中のポインタよりスタッフ要求があるか否かを判定
するスタッフ判定手段であり、20はポインタ値がNフレ
ーム連続して同じ値であるか否かを検出する同値監視手
段であり、30はスタッフ判定手段10で、スタッフ要求の
判定に用いる基準ポインタを作成する計数手段である。
また、40は受信ポインタと計数手段30で発生した基準
ポインタとの一致を判定する一致判定手段であり、50は
一致判定手段40から出力される一致パルスにより、同値
監視手段20から出力される同値検出信号をマスクするマ
スク手段であり、60はマスク手段50の出力とスタッフ判
定手段の出力の論理和を取る論理和手段であり、 論理和手段60の出力を同期状態監視パルスとすること
により本課題を解決するための手段とする。
ポインタとの一致を判定する一致判定手段であり、50は
一致判定手段40から出力される一致パルスにより、同値
監視手段20から出力される同値検出信号をマスクするマ
スク手段であり、60はマスク手段50の出力とスタッフ判
定手段の出力の論理和を取る論理和手段であり、 論理和手段60の出力を同期状態監視パルスとすること
により本課題を解決するための手段とする。
基準ポインタを作成する計数手段30は、同値監視手段
20でNフレーム連続して同じ値が入力したことを検出し
たとき、およびスタッフ判定手段10がポインタの内容か
らスタッフ制御を必要ありと判定したときにその内容を
変化させる。
20でNフレーム連続して同じ値が入力したことを検出し
たとき、およびスタッフ判定手段10がポインタの内容か
らスタッフ制御を必要ありと判定したときにその内容を
変化させる。
ここで、スタッフ要求を受信したとき、スタッフ判定
手段10からの出力と、スタッフ制御を行った後、Nフレ
ーム同じポインタ値が連続したことを検出する同期監視
手段20からの出力により、同期状態監視パルスが2個発
生し、誤カウントすることになる。
手段10からの出力と、スタッフ制御を行った後、Nフレ
ーム同じポインタ値が連続したことを検出する同期監視
手段20からの出力により、同期状態監視パルスが2個発
生し、誤カウントすることになる。
そこで、一致判定手段40の出力により、同値監視手段
20の出力をマスクすることにより正しい同期状態監視パ
ルスを発生することが可能となる。
20の出力をマスクすることにより正しい同期状態監視パ
ルスを発生することが可能となる。
以下本発明の要旨を第2図、第3図に示す実施例によ
り具体的に説明する。
り具体的に説明する。
第2図は本発明の実施例を説明するブロック図、第3
図は本発明の実施例のタイムチャートを説明する図をそ
れぞれ示す、尚、全図を通じて同一符号は同一対象物を
示す。
図は本発明の実施例のタイムチャートを説明する図をそ
れぞれ示す、尚、全図を通じて同一符号は同一対象物を
示す。
第2図に示す本発明の実施例は第1図で説明したスタ
ッフ判定手段10としてスタッフ判定回路11、 同値監視手段20として3フレーム同値監視回路21、 計数手段30としてオフセットカウンタ31、 一致判定手段40として一致判定回路41、 マスク手段50として論理積回路(以下AND回路と称す
る)51、 論理和手段60としてOR回路61より構成した例である。
ッフ判定手段10としてスタッフ判定回路11、 同値監視手段20として3フレーム同値監視回路21、 計数手段30としてオフセットカウンタ31、 一致判定手段40として一致判定回路41、 マスク手段50として論理積回路(以下AND回路と称す
る)51、 論理和手段60としてOR回路61より構成した例である。
本実施例においては、スタッフ判定回路11は受信した
ポインタを監視して、スタッフ要求の有無を測定し、ス
タッフ要求が有る場合には1バイト単位のスタッフを行
う。
ポインタを監視して、スタッフ要求の有無を測定し、ス
タッフ要求が有る場合には1バイト単位のスタッフを行
う。
一方、3フレーム同値監視回路21でも同じ受信ポイン
タを監視しており、その値が変化してから同じ値を連続
3フレーム継続した場合にHレベルのパルスを発生す
る。
タを監視しており、その値が変化してから同じ値を連続
3フレーム継続した場合にHレベルのパルスを発生す
る。
オフセットカウンタ31ではNDF受信、スタッフ要求受
信、3フレーム同一ポインタの受信の何れかが発生した
とき基準ポインタを更新する。
信、3フレーム同一ポインタの受信の何れかが発生した
とき基準ポインタを更新する。
一致判定回路41では受信ポインタとオフセットカウン
タ31の手段の一致を検出し、一致しているときはLレベ
ルのパルスを出力する。
タ31の手段の一致を検出し、一致しているときはLレベ
ルのパルスを出力する。
AND回路51に一致判定回路41の出力を入力することに
より、3フレーム同値監視回路21の出力をマスクするこ
とにより、正しいPJCsパルスを発生することが可能とな
る。
より、3フレーム同値監視回路21の出力をマスクするこ
とにより、正しいPJCsパルスを発生することが可能とな
る。
上述の動作を第3図のタイムチャートにしたがって説
明する。
明する。
フレームタイミングを示す。
オフセットカウンタ31の出力である基準ポインタの
値であり、最初は「A」であったものが、2フレーム目
にスタッフ制御が行われたため、3フレーム以降「A+
1」になったことを示す。
値であり、最初は「A」であったものが、2フレーム目
にスタッフ制御が行われたため、3フレーム以降「A+
1」になったことを示す。
受信ポインタの値を示し、1フレーム目は「A」、
2フレーム目にスタッフ要求があり、3フレーム以降
「A+1」になっている。
2フレーム目にスタッフ要求があり、3フレーム以降
「A+1」になっている。
受信ポインタの中に含まれるスタッフ要求信号を検
出した出力である。
出した出力である。
3フレーム同値監視回路21の出力であり、受信ポイ
ンタが「A+1」に変化したのち、3フレーム同じ値が
連続したことを検出し出力する。
ンタが「A+1」に変化したのち、3フレーム同じ値が
連続したことを検出し出力する。
一致判定回路41の出力であり、受信ポインタとオフ
セットカウンタ31の出力である基準ポインタが一致した
ときLレベルを出力する。
セットカウンタ31の出力である基準ポインタが一致した
ときLレベルを出力する。
OR回路61の出力であるPJCsパルスであり、によ
り、の出力がマスクされるので、正しいPJCsパルスを
発生することが可能となる。
り、の出力がマスクされるので、正しいPJCsパルスを
発生することが可能となる。
上述のように構成することにより、僅かなゲート回路
の追加により小規模で、正しいPJCsパルスを発生するこ
とができる。
の追加により小規模で、正しいPJCsパルスを発生するこ
とができる。
以上のような本発明によれば、僅かなゲート回路の追
加により小規模で、正しいPJCsパルスを発生することが
できる同期状態監視パルス作成回路を提供することがで
きる。
加により小規模で、正しいPJCsパルスを発生することが
できる同期状態監視パルス作成回路を提供することがで
きる。
第1図は本発明の原理を説明するブロック図、 第2図は本発明の実施例を説明するブロック図、 第3図は本発明の実施例のタイムチャートを説明する
図、 第4図はディジタル通信のフレームフォーマットの1例
を説明する図、 第5図は従来例を説明するブロック図、 をそれぞれ示す。 図において、 10はスタッフ判定手段、 11、11Aはスタッフ判定回路、 20は同値監視手段、 21は3フレーム同値監視回路、 30は計数手段、 31はオフセットカウンタ、 40は一致判定手段、 41は一致判定回路、 50はマスク手段、 51はAND回路、 60は論理和手段、 61はOR回路、 をそれぞれ示す。
図、 第4図はディジタル通信のフレームフォーマットの1例
を説明する図、 第5図は従来例を説明するブロック図、 をそれぞれ示す。 図において、 10はスタッフ判定手段、 11、11Aはスタッフ判定回路、 20は同値監視手段、 21は3フレーム同値監視回路、 30は計数手段、 31はオフセットカウンタ、 40は一致判定手段、 41は一致判定回路、 50はマスク手段、 51はAND回路、 60は論理和手段、 61はOR回路、 をそれぞれ示す。
Claims (1)
- 【請求項1】ディジタル同期網の同期クロック系の状態
を監視する同期状態監視パルス作成回路であって、 受信データ中のポインタよりスタッフ要求があるか否か
を判定するスタッフ判定手段(10)と、 該ポインタ値がNフレーム連続して同じ値であるか否か
を検出する同値監視手段(20)と、 前記スタッフ判定手段(10)で、スタッフ要求の判定に
用いる基準ポインタを作成する計数手段(30)と、 受信ポインタと前記計数手段(30)で発生した基準ポイ
ンタとの一致を判定する一致判定手段(40)と、 前記一致判定手段(40)から出力される一致パルスによ
り、前記同値監視手段(20)から出力される同値検出信
号をマスクするマスク手段(50)と、 前記マスク手段(50)の出力と前記スタッフ判定手段
(10)の出力の論理和を取る論理和手段(60)を備えた
ことを特徴とする同期状態監視パルス作成回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2313216A JP2827503B2 (ja) | 1990-11-19 | 1990-11-19 | 同期状態監視パルス作成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2313216A JP2827503B2 (ja) | 1990-11-19 | 1990-11-19 | 同期状態監視パルス作成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04183126A JPH04183126A (ja) | 1992-06-30 |
JP2827503B2 true JP2827503B2 (ja) | 1998-11-25 |
Family
ID=18038512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2313216A Expired - Lifetime JP2827503B2 (ja) | 1990-11-19 | 1990-11-19 | 同期状態監視パルス作成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2827503B2 (ja) |
-
1990
- 1990-11-19 JP JP2313216A patent/JP2827503B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04183126A (ja) | 1992-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4747116A (en) | Sync signal detecting device | |
US5132991A (en) | Frame error detection system | |
JP2827503B2 (ja) | 同期状態監視パルス作成回路 | |
JP2725486B2 (ja) | ポインタ処理回路 | |
JP2959090B2 (ja) | 同期状態監視パルス作成回路 | |
US5235603A (en) | System for determining loss of activity on a plurality of data lines | |
JP3025123B2 (ja) | デジタル試験信号発生装置 | |
JP3131670B2 (ja) | デジタル伝送システムのポインタ処理回路におけるndf生成回路 | |
JPS58178652A (ja) | フレ−ム信号伝送方式 | |
JPH0783352B2 (ja) | ポインタ異常監視方法およびポインタ異常監視装置 | |
JP3063291B2 (ja) | 回線監視回路 | |
JP2531720B2 (ja) | デジタル多重変換装置の同期回路方式 | |
JPH09298518A (ja) | エラー付加回路 | |
JPH0575562A (ja) | ポインタ処理装置 | |
JPS6260331A (ja) | デイジタル同期語検出回路 | |
JPH04150329A (ja) | 警報信号検出回路 | |
JPS61276435A (ja) | 同期保護回路 | |
JPS63151237A (ja) | フレ−ム同期保護回路 | |
JPH10164005A (ja) | Vcフレームタイミング信号作成回路 | |
JPH04290040A (ja) | アラーム遷移回路 | |
JPS58219857A (ja) | デイジタル情報伝送方式 | |
JPH04322525A (ja) | 同期ディジタルハイアラーキにおけるポインタ値発生方法 | |
JPH04354421A (ja) | エラーパリティ再生回路 | |
JPS60106340A (ja) | 情報伝送装置 | |
JPH0399540A (ja) | 同期用クロック回路 |