JP3063291B2 - 回線監視回路 - Google Patents
回線監視回路Info
- Publication number
- JP3063291B2 JP3063291B2 JP3256115A JP25611591A JP3063291B2 JP 3063291 B2 JP3063291 B2 JP 3063291B2 JP 3256115 A JP3256115 A JP 3256115A JP 25611591 A JP25611591 A JP 25611591A JP 3063291 B2 JP3063291 B2 JP 3063291B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- time slot
- frame
- address
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル回路の監視
に関する。
に関する。
【０００２】
【従来の技術】従来、この種の監視装置は、図２に示す
ように、たとえばエラスティックストアなどの被監視対
象２０３に対して第２の入力データ信号２０９及び入力
フレームパルス信号２１６を送出する送信部３と出力デ
ータ信号２１０及び出力フレームパルス信号２１７を受
信する受信部４で構成される回路監視回路がある。
ように、たとえばエラスティックストアなどの被監視対
象２０３に対して第２の入力データ信号２０９及び入力
フレームパルス信号２１６を送出する送信部３と出力デ
ータ信号２１０及び出力フレームパルス信号２１７を受
信する受信部４で構成される回路監視回路がある。
【０００３】送信部３は、パスパターンロードパルス信
号２０８を発生する第１のパルス発生回路２０２と、第
１の入力データ信号２０７のフレーム中に固定された位
置にある空きタイムスロットに、予め設定されたパスパ
ターンをパスパターンロードパルス信号２０８に従い挿
入し、第２の入力データ信号２０９を出力するパスパタ
ーン挿入回路２０１とからなる。受信部４は、第２のパ
ルス発生回路２０６と、出力データ信号２１０より第２
のパルス発生回路２０６から出力されるパスパターンラ
ッチパルス信号２１４に従い送信部３で挿入されたパス
パターンを分離しパスパターン信号２１１として出力す
るパスパターンラッチ回路２０４と、第２のパルス発生
回路２０６から出力される比較パルス信号２１５に従い
予め設定されたパスパターンとパスパターンラッチ回路
２０４から出力されるパスパターン信号２１１を比較
し、結果出力信号２１３を出力する比較回路２０５とか
らなる。受信部４と送信部３の間で異常があると、受信
部４のパスパターンラッチ回路２０４から出力されるパ
スパターン信号２１１が比較回路２０５で予め設定され
たパスパターンと一致しなくなり、結果出力信号２１３
によって異常が検出される。
号２０８を発生する第１のパルス発生回路２０２と、第
１の入力データ信号２０７のフレーム中に固定された位
置にある空きタイムスロットに、予め設定されたパスパ
ターンをパスパターンロードパルス信号２０８に従い挿
入し、第２の入力データ信号２０９を出力するパスパタ
ーン挿入回路２０１とからなる。受信部４は、第２のパ
ルス発生回路２０６と、出力データ信号２１０より第２
のパルス発生回路２０６から出力されるパスパターンラ
ッチパルス信号２１４に従い送信部３で挿入されたパス
パターンを分離しパスパターン信号２１１として出力す
るパスパターンラッチ回路２０４と、第２のパルス発生
回路２０６から出力される比較パルス信号２１５に従い
予め設定されたパスパターンとパスパターンラッチ回路
２０４から出力されるパスパターン信号２１１を比較
し、結果出力信号２１３を出力する比較回路２０５とか
らなる。受信部４と送信部３の間で異常があると、受信
部４のパスパターンラッチ回路２０４から出力されるパ
スパターン信号２１１が比較回路２０５で予め設定され
たパスパターンと一致しなくなり、結果出力信号２１３
によって異常が検出される。
【０００４】
【発明が解決しようとする課題】前述した従来のパス監
視装置では、物理的なパスの存在は確認できるが、パス
パターンの挿入される時間と異なる時間に存在する実際
のデータ誤りの監視ができないという欠点がある。
視装置では、物理的なパスの存在は確認できるが、パス
パターンの挿入される時間と異なる時間に存在する実際
のデータ誤りの監視ができないという欠点がある。
【０００５】
【課題を解決するための手段】前述した問題を解決する
ため、本発明の監視方式では、フレーム構成された送信
データの１フレーム内の監視しようとするタイムスロッ
トの位置を示すアドレスデータを発生する手段と、前記
１フレーム内の第１のタイムスロットに前記アドレスデ
ータを挿入する第１の挿入手段と、アドレスデータが表
わすタイムスロット内のデータを検出してサンプルデー
タを発生する手段と、前記１フレーム内の第２のタイム
スロットに前記サンプルデータを挿入する第２の挿入手
段とを含み、前記第１および第２の挿入手段でアドレス
データとサンプルデータが挿入された送信データを送信
する送信部と、前記送信部からの送信データを受信し前
記１フレーム内からアドレスデータを検出する第１の手
段と、該検出手段で検出されたアドレスデータが表わす
タイムスロット内のデータを検出する第２の手段と、前
記１フレーム内の前記第２のタイムスロットに挿入され
たデータを検出する第３の手段と、第２の手段と第３の
手段で検出されたデータを比較する比較手段とを含む受
信部とを有する。
ため、本発明の監視方式では、フレーム構成された送信
データの１フレーム内の監視しようとするタイムスロッ
トの位置を示すアドレスデータを発生する手段と、前記
１フレーム内の第１のタイムスロットに前記アドレスデ
ータを挿入する第１の挿入手段と、アドレスデータが表
わすタイムスロット内のデータを検出してサンプルデー
タを発生する手段と、前記１フレーム内の第２のタイム
スロットに前記サンプルデータを挿入する第２の挿入手
段とを含み、前記第１および第２の挿入手段でアドレス
データとサンプルデータが挿入された送信データを送信
する送信部と、前記送信部からの送信データを受信し前
記１フレーム内からアドレスデータを検出する第１の手
段と、該検出手段で検出されたアドレスデータが表わす
タイムスロット内のデータを検出する第２の手段と、前
記１フレーム内の前記第２のタイムスロットに挿入され
たデータを検出する第３の手段と、第２の手段と第３の
手段で検出されたデータを比較する比較手段とを含む受
信部とを有する。
【０００６】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【０００７】図１は本発明の一実施例を示すブロック
図、図３及び図４は図１の動作を示すタイミングチャー
トである。図１において、本発明の実施例は従来例の回
線監視回路に、送信部１ではアドレス発生回路１０１が
加わり、パスパターン挿入回路２０１に替わり、アドレ
ス挿入回路１０２、第１のタイムスロットデータラッチ
回路１０３、及びサンプルデータ挿入回路１０４が加わ
り、受信部２ではパスパターンラッチ回路２０４に替わ
り、アドレスラッチ回路１０７、第２のタイムスロット
データラッチ回路１０８、及びサンプルデータラッチ回
路１０９が加わった構成を有する。
図、図３及び図４は図１の動作を示すタイミングチャー
トである。図１において、本発明の実施例は従来例の回
線監視回路に、送信部１ではアドレス発生回路１０１が
加わり、パスパターン挿入回路２０１に替わり、アドレ
ス挿入回路１０２、第１のタイムスロットデータラッチ
回路１０３、及びサンプルデータ挿入回路１０４が加わ
り、受信部２ではパスパターンラッチ回路２０４に替わ
り、アドレスラッチ回路１０７、第２のタイムスロット
データラッチ回路１０８、及びサンプルデータラッチ回
路１０９が加わった構成を有する。
【０００８】送信部１において、第１の入力データ信号
１１２（図３）がそれぞれＮｂｉｔの９個のタイムスロ
ットに分割されたフレーム構成を有し、１フレームのう
ち時間ｔ１，ｔ９は空きタイムスロット、ｔ２〜ｔ８は
送信データが挿入されているタイムスロットである。ア
ドレス発生回路１０１は、１フレーム中のｔ１〜ｔ９時
間の各タイムスロットに対応する１〜９の第１のアドレ
スデータ信号１１３を発生する。またアドレス発生回路
１０１は、１フレーム毎に供給される第１のパルス発生
回路１０５からのアドレス変更パルス信号１１６によっ
て第１のアドレスデータ信号１１３をフレーム毎に変化
させるが、ここでは、まず第１のアドレス信号１１３が
４を出力する場合について説明する。
１１２（図３）がそれぞれＮｂｉｔの９個のタイムスロ
ットに分割されたフレーム構成を有し、１フレームのう
ち時間ｔ１，ｔ９は空きタイムスロット、ｔ２〜ｔ８は
送信データが挿入されているタイムスロットである。ア
ドレス発生回路１０１は、１フレーム中のｔ１〜ｔ９時
間の各タイムスロットに対応する１〜９の第１のアドレ
スデータ信号１１３を発生する。またアドレス発生回路
１０１は、１フレーム毎に供給される第１のパルス発生
回路１０５からのアドレス変更パルス信号１１６によっ
て第１のアドレスデータ信号１１３をフレーム毎に変化
させるが、ここでは、まず第１のアドレス信号１１３が
４を出力する場合について説明する。
【０００９】第１のパルス発生回路１０５は、第１の入
力データ信号１１２をもとにフレーム同期をとり、その
フレームに同期した送信フレームパルス信号１３０を送
出すると共に、送信部１の各構成ブロックにパルス１１
６〜１１９をそれぞれ与える。
力データ信号１１２をもとにフレーム同期をとり、その
フレームに同期した送信フレームパルス信号１３０を送
出すると共に、送信部１の各構成ブロックにパルス１１
６〜１１９をそれぞれ与える。
【００１０】アドレス挿入回路１０２は、入力データ信
号１１２のフレーム中の空きタイムスロットであるｔ１
時間に発生する第１のパルス発生回路１０５からのロー
レベルのアドレスデータロードパルス信号１１７によっ
て、入力データ信号のｔ１時間のタイムスロットに第１
のアドレスデータ信号１１３の示すアドレス値４をアド
レスデータとして挿入する。
号１１２のフレーム中の空きタイムスロットであるｔ１
時間に発生する第１のパルス発生回路１０５からのロー
レベルのアドレスデータロードパルス信号１１７によっ
て、入力データ信号のｔ１時間のタイムスロットに第１
のアドレスデータ信号１１３の示すアドレス値４をアド
レスデータとして挿入する。
【００１１】第１のタイムスロットデータラッチ回路１
０３は、第１のアドレスデータ信号１１３の示すアドレ
ス値４である時間ｔ４に位置するタイムスロットデータ
Ｃを、第１のパルス発生回路１０５からの第１のデータ
ラッチパルス信号１１８をトリガとして１フレーム期間
記憶し第１のタイムスロットデータ信号１１４を出力す
る。
０３は、第１のアドレスデータ信号１１３の示すアドレ
ス値４である時間ｔ４に位置するタイムスロットデータ
Ｃを、第１のパルス発生回路１０５からの第１のデータ
ラッチパルス信号１１８をトリガとして１フレーム期間
記憶し第１のタイムスロットデータ信号１１４を出力す
る。
【００１２】サンプルデータ挿入回路１０４は、フレー
ム中の空きタイムスロットであるｔ９時間に、第１のパ
ルス発生回路１０５からのサンプルデータロードパルス
信号１１９によって第１のタイムスロットデータ信号１
１４をサンプルデータとして挿入し、送信データ信号１
２０を出力する。
ム中の空きタイムスロットであるｔ９時間に、第１のパ
ルス発生回路１０５からのサンプルデータロードパルス
信号１１９によって第１のタイムスロットデータ信号１
１４をサンプルデータとして挿入し、送信データ信号１
２０を出力する。
【００１３】受信部２は、受信データ信号１２１（図
４）と受信フレームパルス信号１３１を受信する。受信
データ信号１２１と受信フレームパルス信号１３１は、
送信データ信号１２０と送信フレームパルス信号１３０
が、ケーブルなどの被監視対象１０６を介して遅延され
たもので、送信フレーム信号１２０の時間ｔ１〜ｔ９
は、遅延された受信データ信号１２１の時間ｒ１〜ｒ９
に対応している。
４）と受信フレームパルス信号１３１を受信する。受信
データ信号１２１と受信フレームパルス信号１３１は、
送信データ信号１２０と送信フレームパルス信号１３０
が、ケーブルなどの被監視対象１０６を介して遅延され
たもので、送信フレーム信号１２０の時間ｔ１〜ｔ９
は、遅延された受信データ信号１２１の時間ｒ１〜ｒ９
に対応している。
【００１４】第２のパルス発生回路１１１は、受信フレ
ームパルス信号に同期した受信フレームパルス信号１３
１を受信し、受信部２の構成ブロックにパルスを与え
る。
ームパルス信号に同期した受信フレームパルス信号１３
１を受信し、受信部２の構成ブロックにパルスを与え
る。
【００１５】アドレスラッチ回路１０７は、ｒ１時間に
第２のパルス発生回路１１１からフレーム周期毎に発生
するアドレスデータラッチパルス信号１２６をトリガと
してアドレスデータ４を１フレーム期間記憶し第２のア
ドレスデータ信号１２２として出力する。
第２のパルス発生回路１１１からフレーム周期毎に発生
するアドレスデータラッチパルス信号１２６をトリガと
してアドレスデータ４を１フレーム期間記憶し第２のア
ドレスデータ信号１２２として出力する。
【００１６】第２のタイムスロットデータラッチ回路１
０８は、第２のアドレスデータ信号１２２の示すアドレ
ス値４である時間のｒ４の位置するタイムスロットデー
タＣを、第２のパルス発生回路１１１からの第２のデー
タラッチパルス信号１２７をトリガとして１フレーム期
間記憶し第２のタイムスロットデータ信号１２３として
出力する。
０８は、第２のアドレスデータ信号１２２の示すアドレ
ス値４である時間のｒ４の位置するタイムスロットデー
タＣを、第２のパルス発生回路１１１からの第２のデー
タラッチパルス信号１２７をトリガとして１フレーム期
間記憶し第２のタイムスロットデータ信号１２３として
出力する。
【００１７】サンプルデータラッチ回路１０９は、時間
ｒ９に第２のパルス発生回路１１１からのサンプルデー
タラッチパルス信号１２８をトリガとしてサンプルデー
タＣを１フレーム周期記憶しサンプルデータ信号１２４
として出力する。
ｒ９に第２のパルス発生回路１１１からのサンプルデー
タラッチパルス信号１２８をトリガとしてサンプルデー
タＣを１フレーム周期記憶しサンプルデータ信号１２４
として出力する。
【００１８】比較回路１１０は、第２のパルス発生回路
１１１からの比較パルス信号１２９をトリガとして第２
のタイムスロットデータ信号１２３とサンプルデータ信
号１２４を比較する。上記の場合、第２のタイムスロッ
トデータ信号１２３とサンプルデータ信号１２４の値
は、Ｃとなり一致するのでデータ誤り無しとして結果出
力信号１２５にロー（ＬＯＷ）レベルを出力する。逆
に、第２のタイムスロットデータ信号１２３とサンプル
データ信号１２４を比較し、値が一致しない場合は、デ
ータ誤りとして結果出力信号１２５にハイ（ＨＩＧＨ）
レベルを出力する。
１１１からの比較パルス信号１２９をトリガとして第２
のタイムスロットデータ信号１２３とサンプルデータ信
号１２４を比較する。上記の場合、第２のタイムスロッ
トデータ信号１２３とサンプルデータ信号１２４の値
は、Ｃとなり一致するのでデータ誤り無しとして結果出
力信号１２５にロー（ＬＯＷ）レベルを出力する。逆
に、第２のタイムスロットデータ信号１２３とサンプル
データ信号１２４を比較し、値が一致しない場合は、デ
ータ誤りとして結果出力信号１２５にハイ（ＨＩＧＨ）
レベルを出力する。
【００１９】さらに、送信部で時間ｔ１に挿入するアド
レスをフレーム毎に変化させることによりパス監視及び
フレーム中のすべてのタイムスロットデータについて実
際のデータ内容でダイレクトなオンライン監視が可能と
なる。
レスをフレーム毎に変化させることによりパス監視及び
フレーム中のすべてのタイムスロットデータについて実
際のデータ内容でダイレクトなオンライン監視が可能と
なる。
【００２０】なお、以上の実施例において、第１のアド
レス信号１１３はｔ１時間のタイムスロットに、また第
１のタイムスロットデータ信号１１４はｔ９のタイムス
ロットにそれぞれ挿入していたが、空きのタイムスロッ
トがｔ１，ｔ９以外のところにあればそれぞれの信号１
１３，１１４を入れるタイムスロットｔ１，ｔ９以外で
もよい。この場合、当然、第１，第２のパルス発生回路
１０５，１１１の出力パルスのタイミングも変わること
になる。また１フレーム中のタイムスロットの数も９に
限定されない。
レス信号１１３はｔ１時間のタイムスロットに、また第
１のタイムスロットデータ信号１１４はｔ９のタイムス
ロットにそれぞれ挿入していたが、空きのタイムスロッ
トがｔ１，ｔ９以外のところにあればそれぞれの信号１
１３，１１４を入れるタイムスロットｔ１，ｔ９以外で
もよい。この場合、当然、第１，第２のパルス発生回路
１０５，１１１の出力パルスのタイミングも変わること
になる。また１フレーム中のタイムスロットの数も９に
限定されない。
【００２１】さらに、図１，図３の第１の入力データ信
号１１２の１フレームが７タイムスロットで空きタイム
スロットがない場合、送信部１の入力側に速度変換回路
を設けて、データ速度を９／７倍に設定してから空きタ
イムスロットを作るようにする。
号１１２の１フレームが７タイムスロットで空きタイム
スロットがない場合、送信部１の入力側に速度変換回路
を設けて、データ速度を９／７倍に設定してから空きタ
イムスロットを作るようにする。
【００２２】
【発明の効果】以上説明したように、本発明は、物理的
なパスの存在が確認できる上、データのオンライン監視
が行える効果を有する。
なパスの存在が確認できる上、データのオンライン監視
が行える効果を有する。
【図１】本発明の実施例のブロック図を示す。
【図２】従来の従来例のブロック図を示す。
【図３】本発明のタイミングチャートを示す。
【図４】本発明のタイミングチャート（続き）を示す。
１０１ アドレス発生回路 １０２ アドレス挿入回路 １０３ 第１のタイムスロットデータラッチ回路 １０４ サンプルデータ挿入回路 １０５ 第１のパルス発生回路 １０６ 被監視対象 １０７ アドレスラッチ回路 １０８ 第２のタイムスロットデータラッチ回路 １０９ サンプルデータラッチ回路 １１０ 比較回路 １１１ 第２のパルス発生回路 ２０１ パスパターン挿入回路 ２０２ 第１のパルス発生回路 ２０３ 被監視対象 ２０４ パスパターンラッチ回路 ２０５ 比較回路 ２０６ 第２のパルス発生回路
Claims (2)
- 【請求項１】 フレーム構成された送信データの１フレ
ーム内の監視しようとするタイムスロットの位置を示す
アドレスデータを発生する手段と、前記１フレーム内の
第１のタイムスロットに前記アドレスデータを挿入する
第１の挿入手段と、前記アドレスデータが表わすタイム
スロット内のデータを検出してサンプルデータを発生す
る手段と、前記１フレーム内の第２のタイムスロットに
前記サンプルデータを挿入する第２の挿入手段とを含
み、前記第１および第２の挿入手段でアドレスデータと
サンプルデータが挿入された送信データを送信する送信
部と、 前記送信部からの送信データを受信し前記１フレーム内
から前記アドレスデータを検出する第１の手段と、該検
出手段で検出されたアドレスデータが表わすタイムスロ
ット内のデータを検出する第２の手段と、前記１フレー
ム内の前記第２のタイムスロットに挿入されたデータを
検出する第３の手段と、前記第２の手段と第３の手段で
検出されたデータを比較する比較手段とを含む受信部と
を有する回線監視回路。 - 【請求項２】 前記第１および第２のタイムスロットは
データがない空きタイムスロットであることを特徴とす
る請求項１に記載された回線監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3256115A JP3063291B2 (ja) | 1991-10-03 | 1991-10-03 | 回線監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3256115A JP3063291B2 (ja) | 1991-10-03 | 1991-10-03 | 回線監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0595387A JPH0595387A (ja) | 1993-04-16 |
| JP3063291B2 true JP3063291B2 (ja) | 2000-07-12 |
Family
ID=17288108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3256115A Expired - Lifetime JP3063291B2 (ja) | 1991-10-03 | 1991-10-03 | 回線監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3063291B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265658B2 (en) | 2003-12-24 | 2007-09-04 | Omron Corporation | Notifying system, information providing apparatus and method, electronic device and method, and computer readable medium |
-
1991
- 1991-10-03 JP JP3256115A patent/JP3063291B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265658B2 (en) | 2003-12-24 | 2007-09-04 | Omron Corporation | Notifying system, information providing apparatus and method, electronic device and method, and computer readable medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0595387A (ja) | 1993-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5128939A (en) | Method of phase-converting frame and apparatus using same | |
| EP0503657B1 (en) | Pulse stuffing apparatus and method | |
| US4385383A (en) | Error rate detector | |
| JP3063291B2 (ja) | 回線監視回路 | |
| JP3195826B2 (ja) | デジタル信号の擾乱付加装置 | |
| JP2698287B2 (ja) | 調歩同期方式通信のための受信回路 | |
| SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
| JP3161795B2 (ja) | 位相制御装置 | |
| JPH0425240A (ja) | バースト信号監視回路 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JP2849952B2 (ja) | フレーム同期回路 | |
| JP3006426B2 (ja) | Ｆｍ多重エンコーダ | |
| JPH0548657A (ja) | シリアル伝送方式 | |
| SU594595A1 (ru) | Устройство дл тактовой синхронизации с регенерацией дискретных сигналов | |
| JP2946954B2 (ja) | 装置内監視方法 | |
| JPH0420296B2 (ja) | ||
| JPS61101139A (ja) | シンク検出装置 | |
| JPH0738554A (ja) | バースト信号位相制御回路 | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JPH06125356A (ja) | 同期回路 | |
| JP2003168971A (ja) | 高速パルス計数装置および計数情報の伝送方法 | |
| KR950001722A (ko) | 디지탈신호처리방법 및 그 장치 | |
| JPH05110634A (ja) | 多入力特定パターン検出回路 | |
| JPH0558300B2 (ja) | ||
| JPH03190332A (ja) | ジッタ吸収回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000404 |