JPH0595387A - 回線監視回路 - Google Patents
回線監視回路Info
- Publication number
- JPH0595387A JPH0595387A JP3256115A JP25611591A JPH0595387A JP H0595387 A JPH0595387 A JP H0595387A JP 3256115 A JP3256115 A JP 3256115A JP 25611591 A JP25611591 A JP 25611591A JP H0595387 A JPH0595387 A JP H0595387A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- time slot
- address
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】ディジタル回線で、フレーム中に空きタイムス
ロットがある場合のパス監視装置において、パスパター
ン挿入位置以外のタイムスロットをも監視することを可
能とするオンライン監視装置を提供する。 【構成】フレーム内の監視しようとしするタイムスロッ
トの位置を示すアドレスデータとそのサンプルデータを
フレーム内のデータと同時に送る送信部と、アドレスデ
ータの示す位置のタイムスロットデータと、サンプルデ
ータを比較する受信部で構成される。また送信部におい
て、監視しようとするタイムスロットの位置をフレーム
ごとに変化させることによって、フレーム内すべてのタ
イムスロットについてオンライン監視を可能とする。
ロットがある場合のパス監視装置において、パスパター
ン挿入位置以外のタイムスロットをも監視することを可
能とするオンライン監視装置を提供する。 【構成】フレーム内の監視しようとしするタイムスロッ
トの位置を示すアドレスデータとそのサンプルデータを
フレーム内のデータと同時に送る送信部と、アドレスデ
ータの示す位置のタイムスロットデータと、サンプルデ
ータを比較する受信部で構成される。また送信部におい
て、監視しようとするタイムスロットの位置をフレーム
ごとに変化させることによって、フレーム内すべてのタ
イムスロットについてオンライン監視を可能とする。
Description
【0001】
【産業上の利用分野】本発明は、ディジタル回路の監視
に関する。
に関する。
【0002】
【従来の技術】従来、この種の監視装置は、図2に示す
ように、たとえばエラスティックストアなどの被監視対
象203に対して第2の入力データ信号209及び入力
フレームパルス信号216を送出する送信部3と出力デ
ータ信号210及び出力フレームパルス信号217を受
信する受信部4で構成される回路監視回路がある。
ように、たとえばエラスティックストアなどの被監視対
象203に対して第2の入力データ信号209及び入力
フレームパルス信号216を送出する送信部3と出力デ
ータ信号210及び出力フレームパルス信号217を受
信する受信部4で構成される回路監視回路がある。
【0003】送信部3は、パスパターンロードパルス信
号208を発生する第1のパルス発生回路202と、第
1の入力データ信号207のフレーム中に固定された位
置にある空きタイムスロットに、予め設定されたパスパ
ターンをパスパターンロードパルス信号208に従い挿
入し、第2の入力データ信号209を出力するパスパタ
ーン挿入回路201とからなる。受信部4は、第2のパ
ルス発生回路206と、出力データ信号210より第2
のパルス発生回路206から出力されるパスパターンラ
ッチパルス信号214に従い送信部3で挿入されたパス
パターンを分離しパスパターン信号211として出力す
るパスパターンラッチ回路204と、第2のパルス発生
回路206から出力される比較パルス信号215に従い
予め設定されたパスパターンとパスパターンラッチ回路
204から出力されるパスパターン信号211を比較
し、結果出力信号213を出力する比較回路205とか
らなる。受信部4と送信部3の間で異常があると、受信
部4のパスパターンラッチ回路204から出力されるパ
スパターン信号211が比較回路205で予め設定され
たパスパターンと一致しなくなり、結果出力信号213
によって異常が検出される。
号208を発生する第1のパルス発生回路202と、第
1の入力データ信号207のフレーム中に固定された位
置にある空きタイムスロットに、予め設定されたパスパ
ターンをパスパターンロードパルス信号208に従い挿
入し、第2の入力データ信号209を出力するパスパタ
ーン挿入回路201とからなる。受信部4は、第2のパ
ルス発生回路206と、出力データ信号210より第2
のパルス発生回路206から出力されるパスパターンラ
ッチパルス信号214に従い送信部3で挿入されたパス
パターンを分離しパスパターン信号211として出力す
るパスパターンラッチ回路204と、第2のパルス発生
回路206から出力される比較パルス信号215に従い
予め設定されたパスパターンとパスパターンラッチ回路
204から出力されるパスパターン信号211を比較
し、結果出力信号213を出力する比較回路205とか
らなる。受信部4と送信部3の間で異常があると、受信
部4のパスパターンラッチ回路204から出力されるパ
スパターン信号211が比較回路205で予め設定され
たパスパターンと一致しなくなり、結果出力信号213
によって異常が検出される。
【0004】
【発明が解決しようとする課題】前述した従来のパス監
視装置では、物理的なパスの存在は確認できるが、パス
パターンの挿入される時間と異なる時間に存在する実際
のデータ誤りの監視ができないという欠点がある。
視装置では、物理的なパスの存在は確認できるが、パス
パターンの挿入される時間と異なる時間に存在する実際
のデータ誤りの監視ができないという欠点がある。
【0005】
【課題を解決するための手段】前述した問題を解決する
ため、本発明の監視方式では、フレーム構成された送信
データの1フレーム内の監視しようとするタイムスロッ
トの位置を示すアドレスデータを発生する手段と、前記
1フレーム内の第1のタイムスロットに前記アドレスデ
ータを挿入する第1の挿入手段と、アドレスデータが表
わすタイムスロット内のデータを検出してサンプルデー
タを発生する手段と、前記1フレーム内の第2のタイム
スロットに前記サンプルデータを挿入する第2の挿入手
段とを含み、前記第1および第2の挿入手段でアドレス
データとサンプルデータが挿入された送信データを送信
する送信部と、前記送信部からの送信データを受信し前
記1フレーム内からアドレスデータを検出する第1の手
段と、該検出手段で検出されたアドレスデータが表わす
タイムスロット内のデータを検出する第2の手段と、前
記1フレーム内の前記第2のタイムスロットに挿入され
たデータを検出する第3の手段と、第2の手段と第3の
手段で検出されたデータを比較する比較手段とを含む受
信部とを有する。
ため、本発明の監視方式では、フレーム構成された送信
データの1フレーム内の監視しようとするタイムスロッ
トの位置を示すアドレスデータを発生する手段と、前記
1フレーム内の第1のタイムスロットに前記アドレスデ
ータを挿入する第1の挿入手段と、アドレスデータが表
わすタイムスロット内のデータを検出してサンプルデー
タを発生する手段と、前記1フレーム内の第2のタイム
スロットに前記サンプルデータを挿入する第2の挿入手
段とを含み、前記第1および第2の挿入手段でアドレス
データとサンプルデータが挿入された送信データを送信
する送信部と、前記送信部からの送信データを受信し前
記1フレーム内からアドレスデータを検出する第1の手
段と、該検出手段で検出されたアドレスデータが表わす
タイムスロット内のデータを検出する第2の手段と、前
記1フレーム内の前記第2のタイムスロットに挿入され
たデータを検出する第3の手段と、第2の手段と第3の
手段で検出されたデータを比較する比較手段とを含む受
信部とを有する。
【0006】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【0007】図1は本発明の一実施例を示すブロック
図、図3及び図4は図1の動作を示すタイミングチャー
トである。図1において、本発明の実施例は従来例の回
線監視回路に、送信部1ではアドレス発生回路101が
加わり、パスパターン挿入回路201に替わり、アドレ
ス挿入回路102、第1のタイムスロットデータラッチ
回路103、及びサンプルデータ挿入回路104が加わ
り、受信部2ではパスパターンラッチ回路204に替わ
り、アドレスラッチ回路107、第2のタイムスロット
データラッチ回路108、及びサンプルデータラッチ回
路109が加わった構成を有する。
図、図3及び図4は図1の動作を示すタイミングチャー
トである。図1において、本発明の実施例は従来例の回
線監視回路に、送信部1ではアドレス発生回路101が
加わり、パスパターン挿入回路201に替わり、アドレ
ス挿入回路102、第1のタイムスロットデータラッチ
回路103、及びサンプルデータ挿入回路104が加わ
り、受信部2ではパスパターンラッチ回路204に替わ
り、アドレスラッチ回路107、第2のタイムスロット
データラッチ回路108、及びサンプルデータラッチ回
路109が加わった構成を有する。
【0008】送信部1において、第1の入力データ信号
112(図3)がそれぞれNbitの9個のタイムスロ
ットに分割されたフレーム構成を有し、1フレームのう
ち時間t1,t9は空きタイムスロット、t2〜t8は
送信データが挿入されているタイムスロットである。ア
ドレス発生回路101は、1フレーム中のt1〜t9時
間の各タイムスロットに対応する1〜9の第1のアドレ
スデータ信号113を発生する。またアドレス発生回路
101は、1フレーム毎に供給される第1のパルス発生
回路105からのアドレス変更パルス信号116によっ
て第1のアドレスデータ信号113をフレーム毎に変化
させるが、ここでは、まず第1のアドレス信号113が
4を出力する場合について説明する。
112(図3)がそれぞれNbitの9個のタイムスロ
ットに分割されたフレーム構成を有し、1フレームのう
ち時間t1,t9は空きタイムスロット、t2〜t8は
送信データが挿入されているタイムスロットである。ア
ドレス発生回路101は、1フレーム中のt1〜t9時
間の各タイムスロットに対応する1〜9の第1のアドレ
スデータ信号113を発生する。またアドレス発生回路
101は、1フレーム毎に供給される第1のパルス発生
回路105からのアドレス変更パルス信号116によっ
て第1のアドレスデータ信号113をフレーム毎に変化
させるが、ここでは、まず第1のアドレス信号113が
4を出力する場合について説明する。
【0009】第1のパルス発生回路105は、第1の入
力データ信号112をもとにフレーム同期をとり、その
フレームに同期した送信フレームパルス信号130を送
出すると共に、送信部1の各構成ブロックにパルス11
6〜119をそれぞれ与える。
力データ信号112をもとにフレーム同期をとり、その
フレームに同期した送信フレームパルス信号130を送
出すると共に、送信部1の各構成ブロックにパルス11
6〜119をそれぞれ与える。
【0010】アドレス挿入回路102は、入力データ信
号112のフレーム中の空きタイムスロットであるt1
時間に発生する第1のパルス発生回路105からのロー
レベルのアドレスデータロードパルス信号117によっ
て、入力データ信号のt1時間のタイムスロットに第1
のアドレスデータ信号113の示すアドレス値4をアド
レスデータとして挿入する。
号112のフレーム中の空きタイムスロットであるt1
時間に発生する第1のパルス発生回路105からのロー
レベルのアドレスデータロードパルス信号117によっ
て、入力データ信号のt1時間のタイムスロットに第1
のアドレスデータ信号113の示すアドレス値4をアド
レスデータとして挿入する。
【0011】第1のタイムスロットデータラッチ回路1
03は、第1のアドレスデータ信号113の示すアドレ
ス値4である時間t4に位置するタイムスロットデータ
Cを、第1のパルス発生回路105からの第1のデータ
ラッチパルス信号118をトリガとして1フレーム期間
記憶し第1のタイムスロットデータ信号114を出力す
る。
03は、第1のアドレスデータ信号113の示すアドレ
ス値4である時間t4に位置するタイムスロットデータ
Cを、第1のパルス発生回路105からの第1のデータ
ラッチパルス信号118をトリガとして1フレーム期間
記憶し第1のタイムスロットデータ信号114を出力す
る。
【0012】サンプルデータ挿入回路104は、フレー
ム中の空きタイムスロットであるt9時間に、第1のパ
ルス発生回路105からのサンプルデータロードパルス
信号119によって第1のタイムスロットデータ信号1
14をサンプルデータとして挿入し、送信データ信号1
20を出力する。
ム中の空きタイムスロットであるt9時間に、第1のパ
ルス発生回路105からのサンプルデータロードパルス
信号119によって第1のタイムスロットデータ信号1
14をサンプルデータとして挿入し、送信データ信号1
20を出力する。
【0013】受信部2は、受信データ信号121(図
4)と受信フレームパルス信号131を受信する。受信
データ信号121と受信フレームパルス信号131は、
送信データ信号120と送信フレームパルス信号130
が、ケーブルなどの被監視対象106を介して遅延され
たもので、送信フレーム信号120の時間t1〜t9
は、遅延された受信データ信号121の時間r1〜r9
に対応している。
4)と受信フレームパルス信号131を受信する。受信
データ信号121と受信フレームパルス信号131は、
送信データ信号120と送信フレームパルス信号130
が、ケーブルなどの被監視対象106を介して遅延され
たもので、送信フレーム信号120の時間t1〜t9
は、遅延された受信データ信号121の時間r1〜r9
に対応している。
【0014】第2のパルス発生回路111は、受信フレ
ームパルス信号に同期した受信フレームパルス信号13
1を受信し、受信部2の構成ブロックにパルスを与え
る。
ームパルス信号に同期した受信フレームパルス信号13
1を受信し、受信部2の構成ブロックにパルスを与え
る。
【0015】アドレスラッチ回路107は、r1時間に
第2のパルス発生回路111からフレーム周期毎に発生
するアドレスデータラッチパルス信号126をトリガと
してアドレスデータ4を1フレーム期間記憶し第2のア
ドレスデータ信号122として出力する。
第2のパルス発生回路111からフレーム周期毎に発生
するアドレスデータラッチパルス信号126をトリガと
してアドレスデータ4を1フレーム期間記憶し第2のア
ドレスデータ信号122として出力する。
【0016】第2のタイムスロットデータラッチ回路1
08は、第2のアドレスデータ信号122の示すアドレ
ス値4である時間のr4の位置するタイムスロットデー
タCを、第2のパルス発生回路111からの第2のデー
タラッチパルス信号127をトリガとして1フレーム期
間記憶し第2のタイムスロットデータ信号123として
出力する。
08は、第2のアドレスデータ信号122の示すアドレ
ス値4である時間のr4の位置するタイムスロットデー
タCを、第2のパルス発生回路111からの第2のデー
タラッチパルス信号127をトリガとして1フレーム期
間記憶し第2のタイムスロットデータ信号123として
出力する。
【0017】サンプルデータラッチ回路109は、時間
r9に第2のパルス発生回路111からのサンプルデー
タラッチパルス信号128をトリガとしてサンプルデー
タCを1フレーム周期記憶しサンプルデータ信号124
として出力する。
r9に第2のパルス発生回路111からのサンプルデー
タラッチパルス信号128をトリガとしてサンプルデー
タCを1フレーム周期記憶しサンプルデータ信号124
として出力する。
【0018】比較回路110は、第2のパルス発生回路
111からの比較パルス信号129をトリガとして第2
のタイムスロットデータ信号123とサンプルデータ信
号124を比較する。上記の場合、第2のタイムスロッ
トデータ信号123とサンプルデータ信号124の値
は、Cとなり一致するのでデータ誤り無しとして結果出
力信号125にロー(LOW)レベルを出力する。逆
に、第2のタイムスロットデータ信号123とサンプル
データ信号124を比較し、値が一致しない場合は、デ
ータ誤りとして結果出力信号125にハイ(HIGH)
レベルを出力する。
111からの比較パルス信号129をトリガとして第2
のタイムスロットデータ信号123とサンプルデータ信
号124を比較する。上記の場合、第2のタイムスロッ
トデータ信号123とサンプルデータ信号124の値
は、Cとなり一致するのでデータ誤り無しとして結果出
力信号125にロー(LOW)レベルを出力する。逆
に、第2のタイムスロットデータ信号123とサンプル
データ信号124を比較し、値が一致しない場合は、デ
ータ誤りとして結果出力信号125にハイ(HIGH)
レベルを出力する。
【0019】さらに、送信部で時間t1に挿入するアド
レスをフレーム毎に変化させることによりパス監視及び
フレーム中のすべてのタイムスロットデータについて実
際のデータ内容でダイレクトなオンライン監視が可能と
なる。
レスをフレーム毎に変化させることによりパス監視及び
フレーム中のすべてのタイムスロットデータについて実
際のデータ内容でダイレクトなオンライン監視が可能と
なる。
【0020】なお、以上の実施例において、第1のアド
レス信号113はt1時間のタイムスロットに、また第
1のタイムスロットデータ信号114はt9のタイムス
ロットにそれぞれ挿入していたが、空きのタイムスロッ
トがt1,t9以外のところにあればそれぞれの信号1
13,114を入れるタイムスロットt1,t9以外で
もよい。この場合、当然、第1,第2のパルス発生回路
105,111の出力パルスのタイミングも変わること
になる。また1フレーム中のタイムスロットの数も9に
限定されない。
レス信号113はt1時間のタイムスロットに、また第
1のタイムスロットデータ信号114はt9のタイムス
ロットにそれぞれ挿入していたが、空きのタイムスロッ
トがt1,t9以外のところにあればそれぞれの信号1
13,114を入れるタイムスロットt1,t9以外で
もよい。この場合、当然、第1,第2のパルス発生回路
105,111の出力パルスのタイミングも変わること
になる。また1フレーム中のタイムスロットの数も9に
限定されない。
【0021】さらに、図1,図3の第1の入力データ信
号112の1フレームが7タイムスロットで空きタイム
スロットがない場合、送信部1の入力側に速度変換回路
を設けて、データ速度を9/7倍に設定してから空きタ
イムスロットを作るようにする。
号112の1フレームが7タイムスロットで空きタイム
スロットがない場合、送信部1の入力側に速度変換回路
を設けて、データ速度を9/7倍に設定してから空きタ
イムスロットを作るようにする。
【0022】
【発明の効果】以上説明したように、本発明は、物理的
なパスの存在が確認できる上、データのオンライン監視
が行える効果を有する。
なパスの存在が確認できる上、データのオンライン監視
が行える効果を有する。
【図1】本発明の実施例のブロック図を示す。
【図2】従来の従来例のブロック図を示す。
【図3】本発明のタイミングチャートを示す。
【図4】本発明のタイミングチャート(続き)を示す。
101 アドレス発生回路 102 アドレス挿入回路 103 第1のタイムスロットデータラッチ回路 104 サンプルデータ挿入回路 105 第1のパルス発生回路 106 被監視対象 107 アドレスラッチ回路 108 第2のタイムスロットデータラッチ回路 109 サンプルデータラッチ回路 110 比較回路 111 第2のパルス発生回路 201 パスパターン挿入回路 202 第1のパルス発生回路 203 被監視対象 204 パスパターンラッチ回路 205 比較回路 206 第2のパルス発生回路
Claims (2)
- 【請求項1】 フレーム構成された送信データの1フレ
ーム内の監視しようとするタイムスロットの位置を示す
アドレスデータを発生する手段と、前記1フレーム内の
第1のタイムスロットに前記アドレスデータを挿入する
第1の挿入手段と、前記アドレスデータが表わすタイム
スロット内のデータを検出してサンプルデータを発生す
る手段と、前記1フレーム内の第2のタイムスロットに
前記サンプルデータを挿入する第2の挿入手段とを含
み、前記第1および第2の挿入手段でアドレスデータと
サンプルデータが挿入された送信データを送信する送信
部と、 前記送信部からの送信データを受信し前記1フレーム内
から前記アドレスデータを検出する第1の手段と、該検
出手段で検出されたアドレスデータが表わすタイムスロ
ット内のデータを検出する第2の手段と、前記1フレー
ム内の前記第2のタイムスロットに挿入されたデータを
検出する第3の手段と、前記第2の手段と第3の手段で
検出されたデータを比較する比較手段とを含む受信部と
を有する回線監視回路。 - 【請求項2】 前記第1および第2のタイムスロットは
データがない空きタイムスロットであることを特徴とす
る請求項1に記載された回線監視回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3256115A JP3063291B2 (ja) | 1991-10-03 | 1991-10-03 | 回線監視回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3256115A JP3063291B2 (ja) | 1991-10-03 | 1991-10-03 | 回線監視回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0595387A true JPH0595387A (ja) | 1993-04-16 |
JP3063291B2 JP3063291B2 (ja) | 2000-07-12 |
Family
ID=17288108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3256115A Expired - Lifetime JP3063291B2 (ja) | 1991-10-03 | 1991-10-03 | 回線監視回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3063291B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4000596B2 (ja) | 2003-12-24 | 2007-10-31 | オムロン株式会社 | 通知システム、電子機器および方法、並びにプログラム |
-
1991
- 1991-10-03 JP JP3256115A patent/JP3063291B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3063291B2 (ja) | 2000-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2017579C (en) | Communication circuit fault detector | |
US6104770A (en) | Apparatus of detecting synchronization signal and method of detecting synchronization signal | |
US4385383A (en) | Error rate detector | |
KR970011839B1 (ko) | 근거리통신망의 데이타충돌 검출회로 | |
JPH0595387A (ja) | 回線監視回路 | |
JPH0575594A (ja) | パラレルビツト同期方式 | |
JP3265423B2 (ja) | 伝送遅延時間測定装置 | |
JP2762855B2 (ja) | フレーム同期保護回路 | |
JP2512004B2 (ja) | 符号誤り率測定装置 | |
JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
JP3422403B2 (ja) | パス監視システム | |
JP3246096B2 (ja) | ディジタル機器の自己診断装置 | |
JPH0738554A (ja) | バースト信号位相制御回路 | |
JP2849952B2 (ja) | フレーム同期回路 | |
KR100235332B1 (ko) | 동기신호 검출장치 | |
JPH0425240A (ja) | バースト信号監視回路 | |
JP2570183B2 (ja) | シリアル通信回路 | |
JPH05244134A (ja) | データ同期回路 | |
KR930010918B1 (ko) | 분산형 프레임 구조의 병렬 프레임 검출회로 | |
JPH0548657A (ja) | シリアル伝送方式 | |
JPH08274763A (ja) | 遅延時間測定装置 | |
KR20000001491A (ko) | 비동기 직렬 데이터의 수신장치 | |
JPS61101139A (ja) | シンク検出装置 | |
JPH0993228A (ja) | ビット誤り測定回路 | |
JPH0744535B2 (ja) | データ取込回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000404 |