JPS61101139A - シンク検出装置 - Google Patents
シンク検出装置Info
- Publication number
- JPS61101139A JPS61101139A JP59223369A JP22336984A JPS61101139A JP S61101139 A JPS61101139 A JP S61101139A JP 59223369 A JP59223369 A JP 59223369A JP 22336984 A JP22336984 A JP 22336984A JP S61101139 A JPS61101139 A JP S61101139A
- Authority
- JP
- Japan
- Prior art keywords
- sync
- detected
- sink
- error
- hunting state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタルデータのシンクを検出するシンク検
出装置に関する。
出装置に関する。
ディジタルデータには所定周期ごとにシンクが設けられ
、そのシンクを基準として所定ビット後に所定のデータ
が位置付けられるようになっているのが普通である。例
えば光学的ディジタルオーディオディスクにおいては、
最大間隔の反転を２回連続させてこれをシンクとし、斯
かるパターンはシンク以外には発生しないように規則付
けられている。
、そのシンクを基準として所定ビット後に所定のデータ
が位置付けられるようになっているのが普通である。例
えば光学的ディジタルオーディオディスクにおいては、
最大間隔の反転を２回連続させてこれをシンクとし、斯
かるパターンはシンク以外には発生しないように規則付
けられている。
第５図は従来のシンク検出装置のブロック図を表してい
る。同図において１はディジタルデータが、また２は読
み取り用のクロックが各々入力される入力端子である。
る。同図において１はディジタルデータが、また２は読
み取り用のクロックが各々入力される入力端子である。
３はクロックを基準とじてディジタルデータからシンク
を検出するシンク検出回路であり、その検出したタイミ
ングの信号をシンクコントローラ４に出力している。５
は補正シンクを生成する生成回路であり、例えばカウン
タからなり、クロックを所定数計数したとき補正シンク
を出力するようになっている。６はウィンドパルス発生
器であり、シンクあるいは補正シンクと等しいかその前
後に亘る幅のパルスをクロックに同期して発生している
。７はカウンタであり。
を検出するシンク検出回路であり、その検出したタイミ
ングの信号をシンクコントローラ４に出力している。５
は補正シンクを生成する生成回路であり、例えばカウン
タからなり、クロックを所定数計数したとき補正シンク
を出力するようになっている。６はウィンドパルス発生
器であり、シンクあるいは補正シンクと等しいかその前
後に亘る幅のパルスをクロックに同期して発生している
。７はカウンタであり。
連続してウィンドパルス内にシンクが存在しない場合の
数や、連続してウィンドパルス内にシンクが存在した場
合の数を計数している。
数や、連続してウィンドパルス内にシンクが存在した場
合の数を計数している。
しかしてその動作を第６図及び第７図を参照して説明す
る。第６図に示す如く、初期状態においては検出回路３
が検出するシンク（ａ）と生成回路５が発生する補正シ
ンク（ｂ）とは同期していない。そこでシンクコントロ
ーラ４は生成回路５に信号（ｅ）を送り、ハンティング
状態とする。
る。第６図に示す如く、初期状態においては検出回路３
が検出するシンク（ａ）と生成回路５が発生する補正シ
ンク（ｂ）とは同期していない。そこでシンクコントロ
ーラ４は生成回路５に信号（ｅ）を送り、ハンティング
状態とする。
すなわち生成回路５は、検出回路３がシンクを検出した
タイミングで一旦リセットされ、そのときから印加され
るタロツクを計数する。計数値が所定値に達したとき（
シンクの周期と等しい時間が経過したとき）生成回路５
は補正シンク（ｂ）を発生する。従ってこの６ときの補
正シンク（ｂ）は検出回路３が検出したシンク（ａ）と
同期することになる。またウィンドパルス発生器６は、
補正シンク（ｂ）と同じ周期で、補正シンク（ｂ）を中
央に位置させるように、補正シンク（ｂ）と等しいか又
はそれより長い幅のパルス（ｃ）を出力する。これらの
信号はいずれもシンクコントローラ４に入力されている
。シンクコントローラ４はウィンドパルス（ｃ）が発生
している間にシンク（ａ）が検出されるか否かを判定し
、連続してウィンドパルス（ｃ）内においてシンク（ａ
）が検出された数をカランタフに計数させている。そし
てその値が所定値（例えば４）に達したとき、正規のシ
ンクが検出されているとして、信号（ｅ）を低レベルと
し、ハンティング状態を解除する。
タイミングで一旦リセットされ、そのときから印加され
るタロツクを計数する。計数値が所定値に達したとき（
シンクの周期と等しい時間が経過したとき）生成回路５
は補正シンク（ｂ）を発生する。従ってこの６ときの補
正シンク（ｂ）は検出回路３が検出したシンク（ａ）と
同期することになる。またウィンドパルス発生器６は、
補正シンク（ｂ）と同じ周期で、補正シンク（ｂ）を中
央に位置させるように、補正シンク（ｂ）と等しいか又
はそれより長い幅のパルス（ｃ）を出力する。これらの
信号はいずれもシンクコントローラ４に入力されている
。シンクコントローラ４はウィンドパルス（ｃ）が発生
している間にシンク（ａ）が検出されるか否かを判定し
、連続してウィンドパルス（ｃ）内においてシンク（ａ
）が検出された数をカランタフに計数させている。そし
てその値が所定値（例えば４）に達したとき、正規のシ
ンクが検出されているとして、信号（ｅ）を低レベルと
し、ハンティング状態を解除する。
その所定の１直は１でもよいが、ノイズが誤ってシンク
として検出される場合もあるので斯かる場合を避けるた
め、その値は２以上とされる。以後は検出回路３により
検出されたシンクのタイミングで信号（ｄ）を出力し、
もしウィンドパルス（ｃ）内においてシンク（ａ）が検
出されないときは、補正シンク（ｂ）のタイミングで信
号（ｄ）を出力する。従ってシンク（ａ）が欠落したと
しても正規のタイミングで信号（ｄ）が出力されること
になる。
として検出される場合もあるので斯かる場合を避けるた
め、その値は２以上とされる。以後は検出回路３により
検出されたシンクのタイミングで信号（ｄ）を出力し、
もしウィンドパルス（ｃ）内においてシンク（ａ）が検
出されないときは、補正シンク（ｂ）のタイミングで信
号（ｄ）を出力する。従ってシンク（ａ）が欠落したと
しても正規のタイミングで信号（ｄ）が出力されること
になる。
しかしながらウィンドパルス（Ｃ）内にシンク（ａ）が
存在しないことが余りにも多く発生する場合は、単なる
シンクの欠落である可能性より、シンク（ａ）と補正シ
ンク（ｂ）との同期がずれた可能性が高くなる。そこで
シンクコントローラ４は非ハンティング状態においては
カウンタ７に、連続してウィンドパルス（ｃ）内にシン
ク（ａ）が存在しない回数を計数させ、第７図に示す如
くその数が所定値（例えば８）に達したとき、信号（ｅ
）を高レベルとし、生成回路５をハンティング状態に切
り換え、前述した場合と同様の動作を行う。
存在しないことが余りにも多く発生する場合は、単なる
シンクの欠落である可能性より、シンク（ａ）と補正シ
ンク（ｂ）との同期がずれた可能性が高くなる。そこで
シンクコントローラ４は非ハンティング状態においては
カウンタ７に、連続してウィンドパルス（ｃ）内にシン
ク（ａ）が存在しない回数を計数させ、第７図に示す如
くその数が所定値（例えば８）に達したとき、信号（ｅ
）を高レベルとし、生成回路５をハンティング状態に切
り換え、前述した場合と同様の動作を行う。
しかしながら従来の斯かる装置においては、ウィンドパ
ルス内にシンクが存在しても、しなくてもそれが複数回
起こらないとハンティング状態あるいは非ハンティング
状態とならず２それだけ同期ずれあるいは同期したこと
の検出が遅く、データを誤って読み取る可能性が高かっ
た。
ルス内にシンクが存在しても、しなくてもそれが複数回
起こらないとハンティング状態あるいは非ハンティング
状態とならず２それだけ同期ずれあるいは同期したこと
の検出が遅く、データを誤って読み取る可能性が高かっ
た。
第１図は本発明のシンク検出装置のブロック図を表して
おり、第５図における場合と対応する部分には同一の符
号を付してあり、その詳述は省略する。同図において１
０は入力端子１と２とより入力されるディジタルデータ
とクロック信号から、ディジタルデータを読み取り、エ
ラーがあった場合はそれを検出するエラー検出回路であ
る。１１はエラー検出回路１０がエラーを検出し、エラ
ーフラッグを出力したとき、少なくともシンクの期間中
これをランチするラッチ回路である。例えば第４図に示
す如く、シンクが６ワード（１ワードは１６ビツト）よ
りなり（第４図（ｈ））、エラーの検出単位が１ワード
であり、シンクビット中の１部にエラーがあってエラー
フラッグ（第４図（ｉ））が出力されたとき、このシン
ク期間中エラーフラッグはラッチされる。またデータは
シリアルでもパラレルでも所定の単位ごとにエラーフラ
ッグが付けられるようになっていればよい。
おり、第５図における場合と対応する部分には同一の符
号を付してあり、その詳述は省略する。同図において１
０は入力端子１と２とより入力されるディジタルデータ
とクロック信号から、ディジタルデータを読み取り、エ
ラーがあった場合はそれを検出するエラー検出回路であ
る。１１はエラー検出回路１０がエラーを検出し、エラ
ーフラッグを出力したとき、少なくともシンクの期間中
これをランチするラッチ回路である。例えば第４図に示
す如く、シンクが６ワード（１ワードは１６ビツト）よ
りなり（第４図（ｈ））、エラーの検出単位が１ワード
であり、シンクビット中の１部にエラーがあってエラー
フラッグ（第４図（ｉ））が出力されたとき、このシン
ク期間中エラーフラッグはラッチされる。またデータは
シリアルでもパラレルでも所定の単位ごとにエラーフラ
ッグが付けられるようになっていればよい。
次にその動作について第２図及び第３図を参照して説明
する。ラッチ回路１１の出力を常に監視しているシンク
コントローラ４は、第２図に示すように、初期状態にお
いて信号（ｅ）を高レベルとして生成回路５をハンティ
ング状態とする。そして検出回路３がエラーフラッグ（
ｇ）を伴わないシンク（ａ）を検出すると、そのタイミ
ングで生成回路５をリセットし、タロツクの計数を開始
させる。それと同時に直ちに信号（ｅ）を低レベルとし
、ハンティング状態を解除する。次に発生するウィンド
パルス（Ｃ）内においてシンク（ａ）が検出されればそ
のタイミングで信号（ｄ）を出力する。そしてウィンド
パルス（ｃ）内においてシンク（ａ）が検出されなくと
も、そのときエラーフラッグ（ｇ）が検出されていれば
補正シンク（ｂ）のタイミングで信号（ｄ）を出力する
。
する。ラッチ回路１１の出力を常に監視しているシンク
コントローラ４は、第２図に示すように、初期状態にお
いて信号（ｅ）を高レベルとして生成回路５をハンティ
ング状態とする。そして検出回路３がエラーフラッグ（
ｇ）を伴わないシンク（ａ）を検出すると、そのタイミ
ングで生成回路５をリセットし、タロツクの計数を開始
させる。それと同時に直ちに信号（ｅ）を低レベルとし
、ハンティング状態を解除する。次に発生するウィンド
パルス（Ｃ）内においてシンク（ａ）が検出されればそ
のタイミングで信号（ｄ）を出力する。そしてウィンド
パルス（ｃ）内においてシンク（ａ）が検出されなくと
も、そのときエラーフラッグ（ｇ）が検出されていれば
補正シンク（ｂ）のタイミングで信号（ｄ）を出力する
。
一方第３図に示す如く、非ハンティング状態において、
エラーフラッグ（ｇ）が検出されず、しかもシンクＣａ
）がウィンドパルス（ｃ）内において検出されないとき
は、補正シンク（ｂ）のタイミングによる信号（ｄ）を
出力せず、直ちにハンティング状態に移行する。そして
前述した場合と同様、エラーフラッグ（ｇ）を伴わない
シンク（ａ）が検出された時点で再び非ハンティング状
態に切り換えられる。
エラーフラッグ（ｇ）が検出されず、しかもシンクＣａ
）がウィンドパルス（ｃ）内において検出されないとき
は、補正シンク（ｂ）のタイミングによる信号（ｄ）を
出力せず、直ちにハンティング状態に移行する。そして
前述した場合と同様、エラーフラッグ（ｇ）を伴わない
シンク（ａ）が検出された時点で再び非ハンティング状
態に切り換えられる。
尚ウィンドの幅は、データのビットずれによりシンクが
数ビツト前又は後にずれた場合でも検出できるようにす
るものであり、例えばシンクとシンクの間が数百ビット
あるときこの幅として数ビットの余裕を持たせるのが有
効であるが、データが一旦ＲＡＭ内に書き込まれ、欠落
のない読出しクロックで読みだされるような場合は、ウ
ィンド幅は特に余裕を持たせる必要かない。この場合は
検出シンクと補正シンクとのタイミングを直接比較して
、検出シンクの有無を検出することが可能である。
数ビツト前又は後にずれた場合でも検出できるようにす
るものであり、例えばシンクとシンクの間が数百ビット
あるときこの幅として数ビットの余裕を持たせるのが有
効であるが、データが一旦ＲＡＭ内に書き込まれ、欠落
のない読出しクロックで読みだされるような場合は、ウ
ィンド幅は特に余裕を持たせる必要かない。この場合は
検出シンクと補正シンクとのタイミングを直接比較して
、検出シンクの有無を検出することが可能である。
以上の如く本発明においては、データのエラー情報を監
視し、エラー情報に対応してハンティング又は非ハンテ
ィング状態へ直ちに切り換わるようにしたので、迅速な
検出が可能となり、正確なデータの読取を行うことがで
きる。しかもデータエラーによりシンクが検出できない
場合でも連続して補正シンクを発生し、シンクを補正す
ることができる。また光学的ディジタルオーディオディ
スク等のように、データ中にシンク以外にシンクパター
ンが存在しないフォーマットにおいては、シンクが本来
発生する時以外に検出されたシンクは全てデータエラー
により生起された誤ったシンクなので必ずエラーフラッ
グが検出される。従ってエラーフラッグを監視すること
により正規のシンクとエラーシンクとを識別することが
でき、ハンティングの解除をより迅速かつ正確に行うこ
とがてきる。
視し、エラー情報に対応してハンティング又は非ハンテ
ィング状態へ直ちに切り換わるようにしたので、迅速な
検出が可能となり、正確なデータの読取を行うことがで
きる。しかもデータエラーによりシンクが検出できない
場合でも連続して補正シンクを発生し、シンクを補正す
ることができる。また光学的ディジタルオーディオディ
スク等のように、データ中にシンク以外にシンクパター
ンが存在しないフォーマットにおいては、シンクが本来
発生する時以外に検出されたシンクは全てデータエラー
により生起された誤ったシンクなので必ずエラーフラッ
グが検出される。従ってエラーフラッグを監視すること
により正規のシンクとエラーシンクとを識別することが
でき、ハンティングの解除をより迅速かつ正確に行うこ
とがてきる。
第１図は本発明のシンク検出装置のブロック図、第２図
及び第３図はそのタイミングチャート、第４図はそのシ
ンクとエラーフラッグのタイミングチャート、第５図は
従来のシンク検出装置のブロック図、第６図及び第７図
はそのタイミングチャートである。 １．２・・・入力端子 ３．１０・・・検出回路 ４・・・シンクコントローラ ５・・・生成回路 ６・・・ウィンドパルス発生回路 ７・・・カウンタ １１・・・ラッチ回路以上
及び第３図はそのタイミングチャート、第４図はそのシ
ンクとエラーフラッグのタイミングチャート、第５図は
従来のシンク検出装置のブロック図、第６図及び第７図
はそのタイミングチャートである。 １．２・・・入力端子 ３．１０・・・検出回路 ４・・・シンクコントローラ ５・・・生成回路 ６・・・ウィンドパルス発生回路 ７・・・カウンタ １１・・・ラッチ回路以上
Claims (6)
- （１）クロックを基準としてディジタルデータよりシン
クを検出するシンク検出回路と、該クロックに同期して
補正シンクを生成する生成回路と、該クロックに同期し
て該シンクの周期と等しい周期で、該シンクと等しいか
又は長い幅のウインドパルスを発生するウインドパルス
発生回路と、該ディジタルデータのエラーを検出するエ
ラー検出回路とを備え、該エラー検出回路の検出状態に
対応してハンティング状態から非ハンティング状態への
切り換え、又は非ハンティング状態からハンティング状
態への切り換えのうち少なくとも一方を制御することを
特徴とするシンク検出装置。 - （２）該シンクが検出されかつ該エラーが検出されない
とき、該ハンティング状態から該非ハンティング状態に
切り換えることを特徴とする特許請求の範囲第１項記載
のシンク検出装置。 - （３）該ウインドパルス内で該シンクが検出されずかつ
該エラーが検出されないとき、該非ハンティング状態か
らハンティング状態に切り換えることを特徴とする特許
請求の範囲第１項又は第２項記載のシンク検出装置。 - （４）該シンクが該ウインドパルス内で検出されている
場合はその検出されたタイミングの信号を出力し、該シ
ンクが該ウインドパルス内で検出されず、かつ該エラー
が検出された場合は、該補正シンクのタイミングの信号
を出力することを特徴とする特許請求の範囲第１項、第
２項又は第３項記載のシンク検出装置。 - （５）該シンクのビット数が該エラーの検出単位ビット
数より多い場合、該シンクの１部のビットについてエラ
ーが検出されたときはそのシンクをエラーとすることを
特徴とする特許請求の範囲第１項乃至第４項のいずれか
に記載のシンク検出装置。 - （６）該ディジタルデータはＲＡＭに一旦書き込まれた
後、所定の読出しクロックで読みだされ、該ウインドパ
ルスの幅は該シンクの幅と等しいことを特徴とする特許
請求の範囲第１項乃至第５項のいずれかに記載のシンク
検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59223369A JPS61101139A (ja) | 1984-10-24 | 1984-10-24 | シンク検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59223369A JPS61101139A (ja) | 1984-10-24 | 1984-10-24 | シンク検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61101139A true JPS61101139A (ja) | 1986-05-20 |
Family
ID=16797060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59223369A Pending JPS61101139A (ja) | 1984-10-24 | 1984-10-24 | シンク検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61101139A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0322782A2 (en) * | 1987-12-23 | 1989-07-05 | Sony Corporation | Circuit for detecting a synchronizing signal |
| US5677935A (en) * | 1995-01-11 | 1997-10-14 | Matsuhita Electric Industrial Co., Ltd. | Sync detecting method and sync detecting circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5112706A (ja) * | 1974-07-20 | 1976-01-31 | Nippon Electric Co | |
| JPS5791053A (en) * | 1980-09-11 | 1982-06-07 | Western Electric Co | Fleming circuit |
-
1984
- 1984-10-24 JP JP59223369A patent/JPS61101139A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5112706A (ja) * | 1974-07-20 | 1976-01-31 | Nippon Electric Co | |
| JPS5791053A (en) * | 1980-09-11 | 1982-06-07 | Western Electric Co | Fleming circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0322782A2 (en) * | 1987-12-23 | 1989-07-05 | Sony Corporation | Circuit for detecting a synchronizing signal |
| US5677935A (en) * | 1995-01-11 | 1997-10-14 | Matsuhita Electric Industrial Co., Ltd. | Sync detecting method and sync detecting circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6226103B2 (ja) | ||
| US4747116A (en) | Sync signal detecting device | |
| JP2637800B2 (ja) | 同期機能不全検出 | |
| JPS61101139A (ja) | シンク検出装置 | |
| JPH0634298B2 (ja) | アドレス回路 | |
| JPS5444508A (en) | Pcm signal demodulator | |
| JP3063291B2 (ja) | 回線監視回路 | |
| JP3164904B2 (ja) | 入力信号断検出方式 | |
| JP2000260131A (ja) | 同期信号の検出保護方法およびその検出保護回路 | |
| JPH0710047B2 (ja) | 零連誤り検出回路 | |
| JP3116968B2 (ja) | ディジタル映像信号処理装置 | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| JP2715953B2 (ja) | 同期回路 | |
| JP2617575B2 (ja) | データ速度変換回路 | |
| KR100209195B1 (ko) | 이상동기신호 방지장치 | |
| SU1485307A2 (ru) | Устройство для контроля синхронизма воспроизведенных сигналов | |
| JP2611722B2 (ja) | エラーフラグ出力回路 | |
| JPS62151030A (ja) | フレ−ム同期回路 | |
| JPH04348631A (ja) | 同期検出保護装置 | |
| JP2553072B2 (ja) | 同期回路 | |
| JP2606425B2 (ja) | 障害状態検出回路 | |
| JPS63151237A (ja) | フレ−ム同期保護回路 | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JPH02206070A (ja) | 同期検出回路 | |
| JPH01288130A (ja) | データ伸長回路 |