SU1485307A2 - Устройство для контроля синхронизма воспроизведенных сигналов - Google Patents

Description

Изобретение относится к технике магнитной записи и может быть использовано в контрольно-измерительной аппаратуре, а также во встроенных средствах контроля аппаратуры магнитной записи для контроля сбоев

$Ц ,.„ 1485307

3

1485307

4

тактовой синхронизации при воспроизведении цифровой информации. Цель изобретения - повышение точности контроля синхронизма воспроизведенных сигналов» Достигается в результате определения устройством не только факта рассогласования сигналов, но и величины этого рассогласования путем контроля величины тактового сдвига между воспроизводимой псевдослучайной последовательностью и контрольной псевдослучайной последовательностью, генерируемой регистром 7 и сумматором 6 при замыкании его 15 выхода с информационным входом регистра 7 через коммутатор 5 и автоматически синхронизируемой с воспроизведённым сигналом после каждого сбоя тактового сигнала воспроизведе- 20 ния с помощью детектора 3, триггера 8, детектора 4 и коммутатора 5, который при этом на короткое время соединяет информационный вход регистра 7 со средним выходом регистра 11. 25

При синхронизме между входным псевдослучайным сигналом и контрольным сигналом отсутствует сигнал ошибок на выходе сумматора 2 и формируются сигналы ошибок на выходе сумматоров 30

15, При нарушении этого синхронизма из-за сбоя входного тактового синхросигнала возникает сдвиг практически на 1-2 такта влево или вправо, относительно среднего отвода регистра 11 между входным и контрольным сигналами. При этом на выходе сумматора 2 формируется псевдослучайная последовательность ошибок, на которую реагирует детектор 3, и перестают формироваться ошибки на выхо-* де соответствующего величине и знаку сдвига сумматора 15. На.выходе подключенного к этому сумматору счетчика 16 формируется сигнал, который переключает соответствующий триггер 17. Выходной сигнал этого триггера поступает в формирователь 12, который формирует двоичный код величины рас-. согласования, записываемый по сигналу, триггера 8 в выходной буферный регистр 13. После этого соответствующий триггер 17 сбрасывается в исходное состояние, а коммутатор5 в соответствии с поступившим сигналом от триггера 8 переводит регистр 7 в режим ввода его в синхронизм с входным псевдослучайным сигналом. 1 ил.

Изобретение относится к приборостроению, а именно к технике магнитной записи, может быть использовано в контрольно-измерительной аппаратуре для контроля сбоев тактовой синхронизации при воспроизведении цифровой информации и является усовер- дд шенствованием известного устройства по авт<>св. № 1256092.

Целью изобретения является повышение точности контроля синхронизма воспроизведенных сигналов. дд

На чертеже изображена функциональная схема предлагаемого устройства.

Устройство содержит шину 1 псевдослучайного сигнала, первый сумматор 2 (по модулю два), детектор 3 псевдослучайной последовательности, детектор 4 отсутствия ошибок, коммутатор 5, второй сумматор 6, первый регистр 7 сдвига, триггер 8, выходную шину 9, шину 10 тактового сигнала, дополнительный регистр 11 сдвига, формирователь 12 кода, регистр 13 памяти, формирователи 14 сбоя так-.

товых импульсов, каждый из которых состоит из последовательно соединенных сумматора 15, счетчика 16 тактов и триггера 17, устройство содержит также выходные шины 18 сигналов величины рассогласования и элементы ИЛИ 19.

Шина 1 соединена с информационным входом регистра 11 сдвига, выходы первого, второго и четвертого, пятого разрядов которого соединены с первыми входами соответствующих сумматоров 15. Выход третьего, среднего разряда регистра 11 сдвига соединен с первым сигнальным входом коммутатора 5 и с первым входом сумматора 2, выход которого соединен с информационным входом детектора 3 псевдослучайной последовательности и с информационным входом детектора 4 отсутствия ошибок. Выход коммутатора 5 соединен с информационным входом регистра 7 сдвига, выходы двух соответствующих разрядов которого (соответствующих воспроизводимой · псевдослучайной последовательности)

5 1485307 6

соединены с входами сумматора 6, выход которого соединен с вторым сигнальным входом коммутатора 5, с вторым входом сумматора 2 и с вторыми входами сумматоров 15.Выход детектора 3 псевдослучайной последовательности соединен с первым входом триггера 8, выход которого соединен с управляющим входом коммутатора 5, с вторыми .входами триггеров 17, с входом управления параллельным вводом информации регистра 13 памяти и с выходной шиной 9. Выход детектора 4 отсутствия ошибок соединен с вторым входом триггера 8, выходы которого соединены со вторыми входами триггеров 17. Выходы триггеров соединены с входами формирователя 12 кода, выходы которого соединены с информационными входами регистра 13 памяти, выходы которого соединены с выходными шинами 18 сигналов величины рассогласования. Входная шина 10 тактового сигнала соединена с тактовыми входами регистров 7 и 11 сдвига, со счетными входами счетчиков 16 и с входами тактового сигнала детектора 3 и детектора 4 отсутствия ошибок о Выходы двух левых (по чертежу) триггеров 17 соединены с первыми входами элементов ИЛИ 19, выходы которых соединены с выходами формирователя 12 кода.

Устройство работает следующим образом.

На входные шины 1 и 10 подаются соответственно воспроизводимый цифровой сигнал и сопровождающий его тактовый синхросигнал с соответствующих выходов контролируемого аппарата (или канала) цифровой магнитной записи-воспроизведения. Воспроизведенным сигналом является псевдослучайная последовательность символов.

В первоначальный момент работы устройства синхронизма между поступающим по шине 1 входным цифровым сигналам и контрольным цифровым сигналом, формируемым регистром 7 сдвига и сумматором 6 (когда его выход замкнут с информационным входом регистра 7 через коммутатор 5)^ может не быть.

При отсутствии синхронизма на входы сумматора 2 поступают сигналы двух одинаковых псевдослучайных последовательностей, но сдвинутых друг

относительно друга, в частности, на один-два такта. Согласно одному из свойств псевдослучайных последовательностей на выходе сумматора 2 при этом формируется также псевдослучайная последовательность (ошибок), период которой и закон кодообразования соответствуют входной псевдослуЮ чайной последовательности, а также контрольной псевдослучайной последовательности. На эту последовательность ошибок реагирует детектор 3 псевдослучайной последовательности

15 ошибок, на выходе которого при этом формируется сигнал в виде высокого уровня напряжения, от которого переключается триггер 8.

На выходе триггера 8 формируется

20 сигнал, который поступает на управляющий вход коммутатора 5. При наличии выходного сигнала триггера 8 коммутатор 5 соединяет информационный вход регистра 7 сдвига с выходом

25 третьего разряда регистра 11, к которому подключен постоянно первый вход сумматора 2.

Начинается ввод в синхронизм регистра 7 сдвига с поступающим для

30 контроля цифровым сигналом. После записи в регистр 7 безошибочных символов входного цифрового сигнала в количестве не менее, чем число разрядов этого регистра, перестают фор35 мироваться ошибки на выходе сумматора 2.

На выходе этого сумматора 2 устанавливается постоянный низкий уровень, что фиксирует детектор 4 отсут40 ствия ошибок. На выходе детектора 4 формируется сигнал, который сбрасывает триггер 8 в исходное состояние.

Убирается сигнал-команда на управляющем входе коммутатора 5, после

45 чего информационный вход регистра 7 сдвига соединяется с выходом сумматора 6. Ввод в синхронизм закончился. После этого регистр 7 сдвига с сумматором 6 начинает сам генериро50 вать контрольный цифровой сигнал псевдослучайную последовательность поэлементно-синхронно с входным цифровым сигналом.

Продвижение информации в регист55 рах 7 и 11 производится с помощью

входного тактового синхросигнала

воспроизведения.

Нарушение синхронизма между входным цифровым сигналом воспроизведе7

1485307

8

ния и его тактовым синхросигналом в устройстве контролируется путем контроля нарушения синхронизма между входным цифровым сигналом и контрольным цифровым сигналом, генерируемым устройствомо

При синхронизме входного цифрового сигнала с контрольным сигнал ошибок на выходе сумматора 2 отсутствует либо формируются сигналы одиночных или групповых символьных ошибок, присутствующих в воспроизведенной информации. Детектор 3 псевдослучайной последовательности на эти сигналы не реагирует.

Уеменьшение или увеличение числа тактовых импульсов вызывает нарушение синхронизма между входным и контрольным цифровыми сигналами вследствие сдвига входной информационной последовательности влево или вправо на временной оси, т.е. относительно среднего вывода регистра 11 сдвига и, следовательно, относительно контрольной последовательности, генерируемой регистром 7 и сумматором 6. Величина сдвига определяется количеством выпавших или ложных тактовых импульсов.

Для определения величины сдвига между сигналами служит регистр 11 сдвига, имеющий два отвода слева и два отвода справа от среднего отвода, к которому подключен индикатор нарушения синхронизма, образованный сумматором 2, коммутатором 5, сумматором 6, регистром 7, детектором 3 псевдослучайной последовательности, детектором 4 отсутствия ошибок и триггером 8.

К остальным отводам регистра 11 сдвига подключены соответственно четыре формирователя 14 сбоя тактовых импульсов, которые формируют сигнал величины сдвига.

На вторые входы всех сумматоров 15 поступает контрольный псевдослучайный сигнал.

Принцип работы формирователя 14 совместно с входным регистром 11 сдвига заключается в следующем·. При выпадении подряд одного или двух тактовых импульсов либо при возникновении подряд одного или двух ложных тактовых импульсов входная информация соответственно записывается с задержкой (выпадают символы) на один или два такта в первый разряд регистра 11,

либо записывается с двухкратным или трехкратным повторением значения одного из битов. В этом случае формируется псевдослучайная последовательность ошибок на выходе сумматора 2 и пропадает сигнал ошибок на выходе сумматора 15 формирователя 14, который подключен к выходу того разряда регистра 11 сдвига, положение которого относительно третьего,среднего разряда соответствует величине и знаку данного сдвига.

Например, при возникновении подряд двух ложных импульсов (например, из-за дробления фронта тактового импульса) во входном тактовом сигнале пропадает сигнал ошибок на выходе крайнего левого (по чертежу) сумматора 15. При этом через 32 такта формируется сигнал на выходе соответствующего (первого слева) счетчика 16, который переключает соответствующий триггер 17. Выходной сигнал этого триггера проходит через первый слева элемент ИЛИ 19 формирователя 12 кода на первый информационный вход регистра 13 памяти. На формируемую одновременно с этим псевдослучайную последовательность ошибок на выходе сумматора 2 реагирует детектор 3 < псевдослучайной последовательности, выходной сигнал которого при этом переключает триггер 8. Формируемый на выходе триггера 8 сигнал поступает в качестве измерительного сигнала на выходную шину 9, а также поступает в качестве команды на управляющий вход коммутатора 5 для включения режима автоматического ввода в синхронизм регистра 7 с входным цифровым сигналом. Кроме того, передним фронтом выходного импульса триггера 8 выходной сигнал формирователя 12 кода (выходной сигнал соответствующего его элемента ИЛИ 19) записывается в выходной регистр 13 памяти, после чего этим же импульсом осуществляется установка (сброс) соответствующего (т.е. переключающегося) триггера 17 в исходное состояние.

Таким образом, на выходах формирователя 12 формируется двоичный код величины рассогласования между сигналами.

В случае, например, выпадения одного тактового импульса сигнал ошибок перестает'формироваться на выходе второго справа (по чертежу) сум⁹ 1А85307

матора 15. При этом формируется сиг-нал на выходе второго справа триггера 17, который проходит через второй элемент-ИЛИ 19 формирователя 12 кода на второй вход регистра 13 памяти.

Условием работоспособности устройства является то, что сигнал на выходе детектора 3 псевдослучайной последовательности (при сбое тактового сигнала) должен появиться позже, чем сигнал на выходе одного из счетчиков 16. Это условие практически легко выполняется, исходя из конкретного исполнения детектора 3 псевдослучайной последовательности.

Выходные данные устройства - импульс рассогласования и величина тактового рассогласования в двоичном коде - поступают во встроенный микропроцессор (не показан) аппаратуры магнитной записи, который подключается соответственно к выходным шинам 9 и 18 и осуществляет подсчет и индикацию на дисплее общего количества рассогласований и величины данного рассогласования (в тактах),

Техническим преимуществом предлагаемого устройства, по сравнению с известным, является то, что оно обеспечивает возможность получения более полного объема сведений о характере сбоя тактовой синхронизации воспроизведения за счет индикации структуры проскальзывания цифрового сигнала.

Claims (1)

1. Формула изобретения

   Устройство для контроля синхронизма воспроизведенных сигналов по авт.св. № 1256092, отличающееся тем, что, с целью повышения точности контроля синхронизма воспроизведенных импульсов, в него

   Ю введены дополнительный регистр сдвига, формирователь кода, регистр памяти, включенный между выходами формирователя кода и введенными выхо'дными шинами сигналов величины рас15 согласования, формирователи сбоя тактовых- импульсов, каждый из которых содержит последовательно соединенные сумматор, счетчик и триггер, второй вход которого подключен к выход20 ной шине и к управляющему входу регистра памяти, при этом первый вход первого сумматора подключен к шине псевдослучайного сигнала через дополнительный регистр сдвига, другие

   25 выходы которого соединены с первыми входами сумматоров соответствующих формирователей сбоя тактовых импульсов, шина тактовых импульсов подключена к тактовому входу дополнитель30 ного регистра сдвига и к счетным входам счетчиков формирователей сбоя тактовых импульсов, вторые входы сумматоров которых соединены с вторым входом первого сумматора, а выходы

   25 триггеров подключены к соответствующим входам формирователя кодов.