SU1580438A1 - Устройство дл контрол ошибок аппаратуры многоканальной магнитной записи - Google Patents

Abstract

Изобретение относитс  к приборостроению, а именно к технике магнитной записи, и может быть использовано дл  контрол  аппаратуры многоканальной магнитной записи. Изобретение предназначено дл  повышени  точностиконтрол  путем обнаружени  и подсчета групповых ошибок в столбцах при воспроизведении параллельно записанной информации. Устройство содержит три регистра 3-5, два сумматора 6, 7 по модулю два, четыре элемента И 9-12, четыре счетчика 15-18, два триггера 13, 14, два инвертора 19, 20, генератор 21, блок 22 дешифраторов, два коммутатора8, 22 и индикатор 24. 2 з.п.ф-лы, 2 ил.

Description

Изобретение относитс  к приборо- fтроению, а именно к технике магчит- ой записи, и может быть использовано л  контрол  аппаратуры многоканаль- , Ной (многодорожечной) магнитной гапн- си цифровой информации.

Цель изобретени  - повышение точности контрол  путем обнаружени  и подсчета групповых ошибок в столбцах jp при воспроизведении параллельно написанной цифровой информации,

На фиг.1 приведена структурна  схема предлагаемого устройства; па ,фиг „ 2 - временные диаграммы, по с- fg н ющие его работу.

Устройство содертат входные шины 1 воспроизводимой информации, входную шину 2 синхросигнала воспроизведени , первый 3, второй 4 и третий 2Q 5 регистры, сумматоры 6 по модулю два, дополнительный сумматор 7 по модулю два, первый коммутатор 8, первый 9, второй 10, третий 11 и четвертый 12 элементы И, первый 13 и 25 второй 14 триггеры, первый 15, второй 16, третий 17 и четвертый 18 счетчики , первый 19 и второй 20 инверторы , генератор 21, блок 22 дешифраторов , второй коммутатор 23 и индика- тор 24.

30

Входные шины 1 воспроизводимой информации соединены с информационными входами (входами разр дов) первого регистра 3, выходы разр дов которого соединены с первыми вхо дани группы сумматора 6 по модулю два, выходы которых соединены с информационными входами разр дов третьего регистра 5 и с входами многовходового элемента И 9, выход которого соединен с первым (информационным ) D-входом первого триггера 13, выходом св занного с управл ющим входом коммутатора 8, с установочным в нулевое состо ние входом третьего регистра 5 и с входом индикатора 24. Выход первого разр да первого регистра 3 соединен с первым сигнальным входом коммутатора 8, выход которого соединен с информационным входом второго регистра 4, выходы двух соответствующих разр дов которого соединены с входами дополнительного сумма„

тора 7 по модулю два, выходом св зан ного с дторым сигнальным входом коммутатора 8 и с объединенными вторыми входами сумматоров 6 по модулю два.

p

g

Q 5

0

5

45

50

55

Выход первого сумматора 6 по модулю два соединен также с установочным в нулевое состо ние входом второго счетчика 16, выход которого соединен с вторым (установочным в нулевое состо ние ) входом триггера 13. Входна  шина 2 синхросигнала воспроизведени  соединена с входом управлени  параллельным вводом информации первого регистра 3, с тактовым входом второго регистра 4 и через второй инвертор 20 г. счетным входом второго счетчика 16, с тактирующим С-входом триггера 13 и с первым тактирующим С-входом второго триггера 14, выход которого соединен с входом управлени  параллельным вводом информации третьего регистра 5 и с вторым входом четвертого элемента И 12.

Выход третьего регистра 5 подключен к первому входу второго элемента И tO, выход которого соединен со счетным входом первого счетчика 15. Выход генератора 21 соединен с тактовым входом третьего регистра 5, с первым входом третьего элемента И 11 и через инвертор 19 со счетным входом третьего счетчика 17 и с вторым входом второго элемента И 10. Выход третьего элемента И 11 соединен с установочным в нулевое состо ние входом первого счетчика 15. Первый выход (выход первого разр да) третьего счетчика 17 соединен с вторым входом элемента И 11, Второй выход (выход второго разр да) счетчика 17 соединен с вторым (установочным в нулевое состо ние) входом триггера 14, инверсный выход которого соединен с установочным в нулевое состо ние входом счетчика 17. Входы блока 22 дешифраторов соединены с выходами разр дов первого счетчика 15, а выходы этого блока - с входами второго коммутатора 23, выход которого соединен с первым входом элемента И 12, выходом св занного со сметным входом четвертого счетчика 18. Выход индикатора 24 подключен к выходу первого триггера 13.

Конкретное исполнение отдельных узлов предлагаемого устройства дл  контрол s например, 8-канальной аппаратуры параллельной магнитной записи-воспроизведени  следующее. Устройство содержит восемь входных шин 1 (на фиг.1 обозначена только одна гаина) информации параллельного воспроизведени , восемь сумматоров 6 по

модулю два и восемь разр дов у первого (входного) регистра 3, а первый элемент II 9 содержит восемь входов. Регистр 3 с параллельным вводом-выво дом информации.

Второй регистр 4-11-разр дный регистр сдвига с входами дополнительного сумматора 7 по модулю двар соединены выходы 9 и 11-го разр дов это го регистра аналогично тому, какие отводы имеет кодообразующий регистр (не показан) формировател  испытательного сигнала в виде псевдослучай ной последовательности символов, записываемого параллельно по дорожкам магнитной ленты в многоканальном аппарате магнитной записи.

Третий регистр 5-9-разр дный, работает в двух режимах: в режиме параллельного ввода информации ошибок и в режиме последовательного вывода сигналов ошибок. Разр дность регистра 5 превышает на один разр д разр дность входного регистра 3 (на фиг.1 не показаны вход первого разр да и информационный вход последова тельного ввода информации третьего регистра 5, на которые в устройстве посто нно подан низкий уровень напр  жени  логического О).

Первый 13 и второй 14 триггеры - D-триггеры (на фиг.1 не по.казан третий информационный вход D-триггера 14, на который в устройстве посто нно подан высокий уровень напр жени  логической 1).

Электронный коммутатор 8 соедин ет информационный вход второго регистра 4 с выходом первого разр да регистра 3 при поступлении на его управл ющий вход команды с выхода триггера 13.

Первый счетчик 15 - счетчик ошибок в группе (столбце) имеет модуль счета, равный в данном случае трем и соответствующий, в общем случае, максимальному контролируемому количеству ошибок одного столбца. Модуль счета второго счетчика 16 равен 32. Третий счетчик 17 двухразр дный. Чет вертый счетчик 18 (счетчик групповых ошибок) содержит цифровой индикатор числа подсчитанных групповых ошибок.

Частота генератора 21 равна, например , 10 МГц при тактовой частоте информации воспроизведени  (частота синхросигнала воспроизведени ), равной 1 мГц, и 8-канальном воспроизведении , т.е. частота генератора 21

10

80438

должна быть выше частоты синхросигнала воспроизведени , чтобы обеспечит последовательный вывод ошибок всех каналов данного столбца (в пределе их восемь дл  данного примера) из 9-разр дного регистра 5 за период синхросигнала воспроизведени .

В данном случае устройство содержит в блоке 22 дешифраторов два де- шиЛратора групповь х ошибок, один из них фиксирует наличие двух ошибок в одном столбце, а другой - трех ошибок .

В зависимости от задачи исследовани  коммутатор 23 (например, тумблер) пропускает выходной сигнал либо одного дешифратора 22, либо другого. Индикатор 24 состо ни  блокировки 2Q выдачи ошибок - светодиод.

Устройство работает следующим образом.

Воспроизводимые сигналы каждого столбца по фронту соответствующего ,с синхроимпульса записываютс  в первый регистр 3.

Контроль ошибок воспроизведени  каждого канала производитс  путем поэлементного сравнени  на сумматорах 6 по модулю два воспроизводимой псевдослучайной последовательности каждого канала с контрольной, общей дл  всех каналов псевдослучайной последовательностью, формируемой вторым регистром 4 и дополнительным 35 сумматором 7. При этом контрольна  псевдослучайна  последовательность должна формироватьс  синхронно с во спроизводимой.

При отсутствии синхронизма в пер- 40 воначальный момент контрол  ошибок или в случае сбо  синхросигнала вос- прор зведени  на выходе первого триггера 13 формируетс  команда, котора  включает индикатор 24 БЛОКИРОВКА 45 (измерени ), и при наличии которой первый коммутатор 8 подает на информационный вход второго регистра 4 воспроизводимую псевдослучайную последовательность с одного из выхо- 50 дов первого регистра 3, в частности с выхода его первого разр да При безошибочном воспроизведении сигнала соответственно по первому каналу

воспроизведени  через 11 тактов (сог- 55 ласно разр дности регистра 4) прекращаетс  формирование ошибок на выходе первого сумматора 6 по модулю два. При этом снимаетс  блокировка по установочному входу второго счет30

чика 16 и на выходе последнего через некоторое врем , определ емое его модулем счета, формируетс  сиг.нал, который устанавливает в нулевое сое- то ние первый триггер 13, в результате чего гаснет индикатор 24, а коммутатор 8 подключает информационный вход регистра 4 к выходу дополнительно сумматора 7. Автоматический вво|д в синхронизм контрольной псевдослучайной последовательности с воспроизводимой закончилс  и началс  процесс контрол  ошибок.

Во врем  ввода устройства в синх- ронизм выходной сигнал триггера 13 удерживает также третий регистр 5 в Пулевом состо нии, а свет щийс  индикатор 24 указывает на блокировку выдачи ошибок.

Выделенные сумматорами 6 сигналы ошибок поступают на информационные вхдды - на входы 2-9-го разр дов регистра 5 и занос тс  в него по выходному сигналу (фиг.2 в) первого триггера 13, который переключаетс  положительным перепадом проинверти- рованного синхросигнала воспроизведени  (фиг.2 б). Запись сигналов ошибок в третий регистр 5 производитс  при наличии на его управл ющем входе выходного сигнала (фиг.2в) второго триггера 14 и с помощью поступающего в это врем  на тактовый вход третьего регистра 5 очередного фронта сиг- нала (фиг.2ж) генератора 21.

Признаком отсутстви  синхронизма между воспроизводимой псевдослучайной последовательностью и контрольной  вл етс  одновременное формирова ние сигналов ошибок на выходах всех сумматоров 6. При этом формируетс  сигнал на выходе первого элемента И 9, который поступает на информационный вход первого триггера 13 и переключает его следующим (т.е., после записи информации в регистр 3) перепадом уровней синхросигнала воспроизведени , после чего начинаетс  автоматический ввод устройства в синхронизм , рассмотренный выше.

Сигналы ошибок вывод тс  из третьего регистра 5 положительными перепадами выходного сигнала (фиг.2ж) re- нератора 21 и стробируютс  проинвер- тйрованным сигналом инвертора 19 (йиг.2а) генератора 21 на втором элементе И. 10. (,

Импульсы ошибок с выхода элемента И 10 поступают на счетный вход первого счетчика 15 (счетчика ошибок в столбце). Этот счетчик обнул етс  перед каждым выводом ошибок выходным сигналом третьего элемента И 11 (фиг.2з), который формируют путем стробировани  выходного сигнала первого разр да счетчика 17 (фиг.2д) выходным сигналом генератора 21 (фиг.2

Таким образом, первый счетчик 15 подсчитывает ошибки только одного столбца воспроизводимой информации.

Если счетчик 15 подсчитает в данном столбце две или три ошибки, то срабатывает соответствующий дешифратор блока 22, выходной сигнал которого проходит через второй коммутатор 23 на первый вход четвертого элемента И 12 и стробируетс  на.нем выходным сигналом второго триггера 14. Выходные сигналы элемента И 12 - импульсы групповых ошибок в столбце (фиг.2б) подсчитывает четвертый счетчик 18.

После подсчета импульса групповой ошибки первый счетчик 15 обнул етс  выходным импульсом третьего элемента И 11 (фиг.2з), а триггер 14 сбрасываетс  в исходное состо ние выходным сигналом второго разр да счетчика 17 (фиг.2 е).

Коммутатор 23 выбирает вид контролируемой групповой ошибки.

В качестве коммутатора 23 может быть использован элемент ИЛИ, если задача исследовани  заключаетс  в обнаружении в столбцах более одной ошибки, т.е. любых групп ошибок.

После последовательного вывода сигналов ошибок из третьего регистра 5 происходит восемь сдвигов информации в нем (4-11-й положительные фронты импульсов сдвига на фиг.2ж), сигналы в его разр дах от 2-го и до 9-го будут отсутствовать, поскольку на его информационный вход последовательного ввода информации посто нно подан низкий уровень логического О

Сигнал в первом разр де регистра 5 автоматически стираетс  (на вход первого разр да посто нно подан низкий уровень логического О) при следующем параллельном вводе сигнало в этот регистр. Отсюда следует, что после осуществлени  параллельного ввода сигналов ошибок каналов в регистр 5 сигнал на его выходе, т.е.

915.1

на выходе первого разр да,будет отсутствовать.

Дополнительные два такта выходного сигнала генератора 21 (который имеет 10 тактов за период синхросигнала воспроизведени ) не используютс  дл  сдвига информации в регистре 5 (фиг.2а) и необходимы дл  обеспечени  надежного, раздельного выполнени  последовательности операций: параллельного ввода информации в третий регистр 5, подсчета ошибок 8-разр дной строки первым счетчиком 15, подсчета импульса обнаруженной групповой ошибки в столбце четвертым счетчиком 18 и обнуление счетчика 15.

Использование изобретени  повышает точность контрол  ошибок аппаратуры многоканальной магнитной записи ч путем обнаружени  и подъема групповых ошибок в столбцах при воспроизведении параллельно записанной цифровой информации, а также позвол ет получить измерительную информацию, необходимую на этапе разработки аппаратуры точной магнитной записи дл  оценки эффективности применени  той или иной системы обнаружени  и исправлени  ошибок параллельной цифровой магнитной записи, в частности дл  определени  необходимого количества контрольных дорожек, способов кодировани  и размещени  информации на носителе магнитной записи.

Claims (3)

1. Устройство дл  контрол  ошибок аппаратуры многоканальной магнитной записи, содержащее входные шины воспроизводимой информации, соединенные с информационными входами первого регистра, выходами св занного с первыми входами сумматоров по модулю два, второй регистр, информационным входом подключенный к выходу коммутатора , первым сигнальным входом соединенного с первым выходом первого регистра, дополнительный сумматор по модулю два, входами подключенный к двум соответствующим выходам второго регистра, а выходом - к второму сигнальному входу коммутатора и к объединенным вторым входам сумматоров по модулю два, выходы которых соединены .с информационными входами третьего регистра и с входами первого элемента

10

15

25

438 Ю

И, выходом св занного с первым входом первого триггера, выход которого подключен к управл ющему входу -коммутатора и к установочному входу третьего

5 регистра, управл ющий вход которого соединен с выходом второго триггера, генератор, выходом св занный с тактовым входом третьего регистра и через первый инвертор - с входом второго элемента И, другой вход которого соединен с выходом третьего регистра, а выход - со счетным входом первого счетчика, второй счетчик, установочный вход которого соединен с выходом первого сумматора по модулю два, выход - с вторым входом первого триггера , а счетный вход - с третьим входом первого триггера, с первым вхо2Q дом второго триггера и выходом второго инвертора, входом св занного с тактовым входом второго регистра, с входом управлени  параллельным вводом информации первого регистра и с входной шиной синхросигнала воспроизведени , отличающеес  тем, что, с целью повышени  точности контрол  путем обнаружени  и подсчета групповых ошибок в столбцах при воспроизведении параллельно записанной

3° цифровой информации, в него введены третий элемент И, выходом соединенный с установочным входом первого счетчика , а первым входом - с выходом генератора , третий счетчик, счетным зхо35 дом св занный с вторым входом второго элемента И, первым выходом - с вторым входом третьего элемента И, а вторым выходом - с вторым входом второго триггера, инверсный выход кото40 рого подключен к установочному входу третьего счетчика, блок дешифраторов, входами соединенный с выходами первого счетчика, а выходами - с входами второго коммутатора, выходом под45 ключенного через четвертый элемент И к входу четвертого счетчика, при этом второй вход четвертого элемента И соединен с пр мым выходом второго триггера.

50

2. Устройство поп.1,отлича- ю щ е е с   тем, что в него введен индикатор, подключенный к выходу первого триггера.

3. Устройство по п.1, о т л и ее ч а ю щ е е с   тем, что четвертый счетчик выполнен с цифровым индикатором .

Счет 1Сч&/ fapti ошибки канала 1

№j%ihJrutfLnj jr

а б

д г .д

е

TjnyOJOjQjnJTjnJ

/Сддиг 1 регистра 5

Воод ошибок б регистр 5

Фиг. 2

-ц-ж