SU1358003A1 - Устройство дл контрол блоков оперативной пам ти - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  в динамическом режиме оперативных запоминающих устройств (ОЗУ) с произвольной выборкой. Целью изобретени   вл етс  повышение достоверности контрол . Устройство содержит блок 1 управлени , блок 3 пам ти адресов, блок 4 пам ти слов, счетчик 8 записи, счетчик 9 чтени , счетчик 10 математических ожиданий , первый 11 и второй 12 генераторы случайных чисел, сумматор 13, коммутатор 2 адреса, коммутатор 14 данных, блок 23 сравнени , первую 5 и вторую 6 группы элементов И, элементы ИЛИ 21, 22, элементы И 17-20, элементы НЕ 15, 16. В устройстве реализуетс  тестовый контроль ОЗУ по алгоритму, заключающийс  в том, что в  чейки ОЗУ с адресами, определ емыми нормальным законом распределени , записываютс  случайные числа, которые при последующем воспроизведении сравниваютс  с числами-эталонами. Дл  сохранени  текущего массива случайных адресов и чисел используютс  соответственно блок пам ти адресов и блок пам ти слов. 3 ил. i (Л со ел 00 со дикацин . ФОТ. 7

Description

1

и в блоки 3 и 4 пам ти, а счетчик 9 чтени  - при воспроизведении из них. Блоки 3 и 4 пам ти, счетчики 8 и 9 и логические элементы 5-7 образуют стек с дисциплиной выборки «первым нришел-пер- 5 вым ушел.

Блок 23 сравнени  обеспечивает поразр дное сравнение информации, воспроизводимой из провер емого блока 67 пам ти, с эталонной информацией, поступающей из Q блока 4 пам ти слов.

Блок 1 управлени  вырабатывает последовательность управл ющих сигналов, синхронизирующих работу устройства. Схема блока управлени  обеспечивает выдачу чередующихс  обращений записи и воспроиз9 чтени , счетчик 10 математических ожи- 5 ведени  к провер емому блоку 67 пам ти. Дании, первый 11 и второй 12 генера-Кратность чередовани  обращений двух данных типов Кобр., равна  отношению числа обращений записи Nsan. к числу обращений воспроизведени  Neocn., задаетс  схемой блока управлени , состо щей из двоичного 6-разр дного счетчика 39, двух синхронизируемых формирователей, построенных на триггерах 41, 43, 44 и 46 с двум  логическими ко.ммутаторами 2И-ЗИ-ИЛИ 42 и 45, управл емых переключателем триггер 38, счетчик 39, мультиплексор 40, 25 . триггер 41, элемент И-ИЛИ 42, триггерыДанна  схема обеспечивает при установ43 и 44, элемент И-ИЛИ 45, триггер 46,ке переключател  в положение стумультиплексор 47, тумблерный регистр 48,пенчатое изменение величины Кобр. в. диапатриггер 49, элемент И 50, триггеры 51-53, зоне от 1 до 1/127 и в положении элемент 54 индикации, элемент И 55,. - в диапазоне от 1 до 127. элемент 56 индикации, триггер 57, элемен- 30 При этом частота обращений F к прове- ты И-НЕ 58 и 59, элементы НЕ 60 и 61, р емому блоку пам ти может мен тьс  в

диапазоне от F до F/128, где Е - частота следовани  синхроимпульсов (С1, С2), формируемых генератором 34. Период следовани  синхроимпульсов равен минимальноСмысл проверки блока пам ти устройст му времени обращени , допустимому дл  вом контрол  состоит в том, что в  чей- провер емого блока пам ти.

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  в динамическом режиме оперативных запоминающих устройств (ОЗУ) с произвольной выборкой.

Цель изобретени  - повышение достоверности контрол .

На фиг. 1 представлена схема устройства дл  контрол  блоков оперативной пам ти; на фиг. 2 и 3 - схема блока управлени .

Устройство (фиг. 1) содержит блок 1 управлени  коммутатор 2 адреса, блок 3 пам ти адресов, блок 4 пам ти слов, первую 5 и вторую 6 группы элементов И, элемент ИЛИ 7, счетчик 8 записи, счетчик

торы случайных чисел, сумматор 13, коммутатор 14 данных, элементы НЕ 15 и 16, элементы И 17-20, элементы ИЛИ 21 и 22, блок 23 сравнени , блок 24 индикаторных регистров, выходы 25-32 и вход 33 блока 1 управлени .

Блок управлени  (фиг. 2) содержит г енератор 34 синхроимпульсов, элемент И-ИЛИ 35, элемент JJE 36, элемент И 37,

20

св зи 62-66.

Позицией 67 обозначен провер емый блок оперативной пам ти.

Устройство работает следующим образом.

ке с адресами, определ емыми нормальным законом распределени , записываютс  случайные числа, которые при последующем

На выходе счетчика 39 образуютс  щесть .опорных частот, которые подаютс  на входы

воспроизведении сравниваютс  с числом- 40 мультиплексоров 40 и 47. На эталоном. Формирование адресов, соответст- входы D1 подана сери  синхросигналов УС2, вующих нормальному закону распределе- а на входы DO - логическа  единица. В ни , осуществл етс  с помощью генератора зависимости от положени  первой и второй 11 случайных чисел, счетчика 10 матема- групп переключателей ПК1-ПКЗ и ПК4- тических ожиданий и сумматора 13 адреса. ПК6 тумблерного регистра 48 выходы муль- Сохранение текущего массива случайных 45 типлексоров 40 и 47 коммутируютс  с их адресов осуществл етс  в блоке 3 пам ти соответствующими входами, т. е. на выход

мультиплексора подаетс  либо сери  синхроимпульсов УС2, либо одна из щести опорных частот с выходов счетчика 39.

, ,..........J ...При нулевом положении переключателей

ных чисел. Сохранение текущего массива прохождение опорных частот через соот- эталонных информационных кодов организо-ветствуюил,ий мультиплексор перекрываетс .

К выходам мультиплексоров 40 и 47 подключены входы синхронизируемых формирователей импульсов, служащих дл  получе- числени  следующих адресов обращени  в гг ни  сигналов управлени  триггером 38 блоки 3 и 4 пам ти возложены на счет- режима работы (триггером записи - вос- чики 8 и 9. При этом счетчик 8 за- произведени ). Оба формировател  предс- писи формирует код адреса при записи тавл ют собой синхронизированные одновиб- информации в провер емый блок 67 пам ти раторы на триггерах типа D, запуск коадресов . Тестова  информаци , записываема  в провер емый блок пам ти, представл ет собой последовательность случайных чисел, формируемых генератором 12 случайвано в блоке пам ти слов. Функции сохранени  текущих значений адресов дл  обращени  к блокам 3 и 4 пам ти и выторых обеспечиваетс  вс кий раз при поступлении восход щего фронта импульса опорной частоты. Триггеры второй ступени (43 и 46) синхронизируютс  сигналами синхронизации С1.

В том случае, если фронты импульсов, образуемых на выходе мультиплексоров 40 и 47, не совпадают во времени, на выходах триггеров 43 и 46 формируютс  сигналы , последовательно устанавливающие триггер 38 в состо ние записи или воспроизведени .

Если же происходит совпадение фронтов импульсов опорных частот, т. е. одновременно в единичное состо ние устанавливаютс  триггеры 41 и 44, приоритетна  схема, состо ща  из логических элементов 2И-ЗИ- ИЛИ 42 и 45, обеспечивает в зависимости от положени  переключател  ПК9 4Т ЗП/4Т- ЗП установку в единичное состо ние только одного из триггеров 43

10

15

ный с импульсом ОИ2, образующимс  на соответствующих выходах схемы формировани  одиночных импульсов, состо щей из триггеров 51 и 52, элемента И 50 и кнопки «Шаг. Триггер 53 определ ет установку устройства в состо ние «Пуск либо в состо ние «Стоп и управл етс  кнопками «Пуск и «Стоп переключателем «Однократно , а также сигналом с выхода триггера 57 ощибки.

Триггер 57 ощибки устанавливаетс  в единичное состо ние в том случае, если при воспроизведении информации из провер емого блока пам ти блоком 23 сравнени  зафиксировано несоответствие воспроизводимого и эталонного кодов. Триггер 57 управл етс  переключателем ПК8 «Блокир. ощ., во включенном положении принудительно поддерживающем его нулевое состо ние, и кнопкой «Сброс ощ..

Проверка блоков пам ти с помощью

и 46, что равносильно исполнению обраще- 20 устройства организована следующим обрани , имеющего больший приоритет.

Например, при установке на переключател х ПК1-ПКЗ кода 100 (2), на переключател х ПК4-ПК6 кода 010(2) и нахождении переключател  4Т ЗП/4Т ЗП в позом . Блоком 1 управлени  формируетс  последовательность операций записи и воспроизведени  с заданной величиной кратности обращений Кобр, и в соответствии с этим вырабатываютс  сигналы управл ющие

ложении на каждое обращение за- работой основных блоков устройства. Допол- писи выполн етс  семь обращений воспроиз-нительные блоки 3 и 4 пам ти имеют

ведений.стековую организацию, причем имеютс  два

В то же врем  при установке на пере- указател  стека: счетчик 8 записи и счет- ключател х кода 010, на пере-чик 9 чтени , коды адреса которых мульключател х ПК4-ПК6 кода 100 и переклю- n типлексируютс  в соответствии с видом об- чении тумблера 4Т ЗП/4Т :ЗП в положе-ращени  (запись или воспроизведение) с поние на каждое обращение воспроизведени  выполн етс  семь обращений записи.

Таким образом, путем установки соответствующих кодов на переключател х тумб- ,с дов генераторов 1

лерного регистра и переключени  в необ--

ходимое положение тумблера 4Т ЗП/4Т ; ЗП можно задать необходимую величину Кобр. В то же врем , устанавлива  на переключател х ПК1-ПКЗ код 000(2), а на

мощью коммутатора, состо щего из логических элементов 5-7 (фиг. 1). При выполнении операции записи адресный и информационный коды, транслируемые с выхои 12 случайных чисел , записываютс  по адресу, содержащемус  в счетчике 8, в блоки 3 и 4 пам ти , а также через элементы 17, 19, 21, 22 подаютс  на входы провер емого блока 67 пам ти.

переключател х ПК4-ПК6, отличный от ну- 40 При последующей операции записи процесс повтор етс  с той разницей, что запись в блоки 3 и 4 пам ти происходит по адресу, увеличенному на единицу по сравнению с адресом предыдуще- можно задать ре- ро обращени , с частотой обра- 9 в том слу

левого, можно задать режим посто нного воспроизведени  с частотой обращени , определ емой состо нием переключателей ПК4 ПК 6. Устанавлива  нулевой код на переключател х ПК4-ПК6, можно задать режим посто нной записи

щени , определ емой состо нием переключателей ПК1--ПКЗ.

случае, если выполн етс  операци  воспроизведени , элементы 17 и 19 закрывают прохождение информации, в то же

Схема блока управлени  позвол ет ус-врем  открываютс  элементы 18 и 20,

танавливать как многократный, так и одно-обеспечива  прохождение информации от

кратный режимы работы устройства. Управ-50 блоков 3 и 4 пам ти, причем с выходов

ление осуществл етс  с помощью переключа-блока 3 транслируетс  адрес к проветел  ПК7 «однократно, установленного вр емому блоку пам ти, а с выходов блоблоке управлени . При многократном режи-ка 4 выдаетс  соответствующее данному адме работы на выход логического ком-ресу информационное слово. Адрес обращемутатора 35 поступает сери  синхронизи-ни  к дополнительным блокам пам ти в терующих импульсов С2 от генератора 3455 чение операции воспроизведени  выдаетс  с

синхроимпульсов. При одновременном режи-выходов счетчика 9 чтени . Информаци ,

ме работы на выходе коммутатора 35воспроизводима  из провер емого блока 67

формируетс  одиночный импульс, синхрон-пам ти, поступает на блок 23 сравнени .

ный с импульсом ОИ2, образующимс  на соответствующих выходах схемы формировани  одиночных импульсов, состо щей из триггеров 51 и 52, элемента И 50 и кнопки «Шаг. Триггер 53 определ ет установку устройства в состо ние «Пуск либо в состо ние «Стоп и управл етс  кнопками «Пуск и «Стоп переключателем «Однократно , а также сигналом с выхода триггера 57 ощибки.

Триггер 57 ощибки устанавливаетс  в единичное состо ние в том случае, если при воспроизведении информации из провер емого блока пам ти блоком 23 сравнени  зафиксировано несоответствие воспроизводимого и эталонного кодов. Триггер 57 управл етс  переключателем ПК8 «Блокир. ощ., во включенном положении принудительно поддерживающем его нулевое состо ние, и кнопкой «Сброс ощ..

Проверка блоков пам ти с помощью

устройства организована следующим обрадов генераторов 1

-

мощью коммутатора, состо щего из логических элементов 5-7 (фиг. 1). При выполнении операции записи адресный и информационный коды, транслируемые с выхои 12 случайных чисел , записываютс  по адресу, содержащемус  в счетчике 8, в блоки 3 и 4 пам ти , а также через элементы 17, 19, 21, 22 подаютс  на входы провер емого блока 67 пам ти.

ледующей операции записи прор етс  с той разницей, что заоки 3 и 4 пам ти происхоресу , увеличенному на единивнению с адресом предыдуще- и , слу

случае, если выполн етс  опероизведени , элементы 17 и 19 заохождение информации, в то же

где производитс  ее поразр дное сравнение с эталонной информацией, выдаваемой из блока 4 пам ти. При этом адрес обращени  к провер емому блоку 67 пам ти равен содержимому соответствующей  чейки блока 3 пам ти. При несравнении кодов происходит перевод устройства в состо ние «Стоп с индикацией признака ошибки и фиксацией состо ни  индикаторных регистров . При нажатии переключател  «Блокир. ощ. ПК8 остановка устройства не происходит .

ходами блока управлени , выход пуска которого подключен к входам первого и второго генераторов псевдослучайных чисел, выходы первого из которых соединены с одними входами сумматора, другие входы которого подключены к выходам

В том случае, если в блоке управлени  задана величина Кобр больше единицы , т. е. количество обращений записи

превосходит количество обращений воспро- счетчика математических ожиданий, счетный

изведени , емкость дополнительных блоковвход которого соединен с выходом переполпам ти переполн етс  быстрее, чем происхонени  счетчика записи, информационные выдит воспроизведение. Поэтому при обраще-ходы которого подключены к одним вхони х воспроизведени  выборка тестовой ин-дам элементов И первой группы, другие

формации производитс  только из частивходы которых соединены с выходом заадресов , сформированных генератором 1120 писи блока управлени , с одноизменными

случайных чисел, счетчиком 10 математи-входами блока пам ти адресов и блока паческих ожиданий и сумматором 13 и зафик-м ти слов,  вл ютс  выходом записи уссированных в блоке 3 пам ти.тройства и подключены к управл ющим

Если же задана величина Кобр меньшевходам коммутатора адреса и коммутатора

единицы, происходит повторное многократ--с данных, информационные входы первой

- ....J, - группы которого соединены с входами второй группы блока сравнени  и с выходами блока пам ти слов, информационное считывание информации из тех  чеек провер емого блока 67 пам ти, адреса которых накоплены в блоке 37.

Во избежание по влени  ложных ошибок , св занных с неупор доченным исходные входы которого подключены к информационным входам второй группы коммуным состо нием запоминающих элементов зо татора данных и к выходам второго генепровер емого блока 67 пам ти, блоков 3 и 4 пам ти, работу устройства контрол  целесообразно начинать в режиме с установкой переключател  ПК9 (фиг. 2) в положение , так как в этом

ратора псевдослучайных чисел, адресные входы блоков пам ти адресов и слов соединены с выходами элементов ИЛИ группы , первый и второй входы каждого из которых подключены к выходам соответстратора псевдослучайных чисел, адресные входы блоков пам ти адресов и слов соединены с выходами элементов ИЛИ группы , первый и второй входы каждого из которых подключены к выходам соответстслучае обеспечиваетс  опережающа  запись 35 вующих элементов И первой и второй тестовой и адресной информации в бло-групп., одни входы элементов И второй

ки 67, 3 и 4.

Claims (1)

1. Формула изобретени 

   группы соединены с выходами счетчика чтени , а другие входы подключены к выходу чтени  блока управлени , первый выход выборки которого соединен с одноименными Устройство дл  контрол  блоков опера- входами блоков пам ти адресов и слов, тивной пам ти, содержащее блок управлени , второй рыход выборки и выход стробиро- вход признака результата которого соеди- вани  результата блока управлени   в- нен с выходом блока сравнени , входы л ютс  одновременно выходами устройства, первой группы которого  вл ютс  информа- выходы сумматора соединены с информацион- ционными входами устройства, первый гене- 45 ными входами первой группы коммутатора ратор псевдослучайных чисел, счетчик мате-и с информационными входами блока паматических ожиданий, сумматор, блок пам -м ти слов, выходы которого подключены

   ти адресов, коммутатор адреса и комму- к информационным входам второй группы татор данных, выходы которых  вл ютс коммутатора адреса.

   соответственно адресными и информационными выходами устройства, отличающеес  тем, что, с целью повышени  достоверности контрол , в устройство введены блок пам ти слов, счетчик записи, счетчик чте- ни , перва  и втора  группы элементов И, группа элементов ИЛИ, второй генератор псевдослучайных чисел, причем счетные входы счетчиков записи и чтени  соединены с соответствующими синхровы10

   ходами блока управлени , выход пуска которого подключен к входам первого и второго генераторов псевдослучайных чисел, выходы первого из которых соединены с одними входами сумматора, другие входы которого подключены к выходам

   счетчика математических ожиданий, счетный

   ные входы которого подключены к информационным входам второй группы коммуратора псевдослучайных чисел, адресные входы блоков пам ти адресов и слов соединены с выходами элементов ИЛИ группы , первый и второй входы каждого из которых подключены к выходам соответст вующих элементов И первой и второй групп., одни входы элементов И второй

   усг1угтм

   сриг.г

   61

   (JO)

   OjfZ

   fS5)

   Составитель О. Исаев

   Техред И. ВересКорректор И. Муска

   Тираж 588Подписное

   ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

   113035, Москва, Ж-35, Раушска  наб., д. 4/5 Производственно-полиграфическое предгтри тие, г. Ужгород, ул. Проектна , 4