SU1597881A1

SU1597881A1 - Устройство дл контрол дискретных сигналов

Info

Publication number: SU1597881A1
Application number: SU884498375A
Authority: SU
Inventors: Виктор Нестерович Куценко; Николай Васильевич Косинов; Ирина Валентиновна Стахова
Original assignee: Предприятие П/Я Г-4190
Priority date: 1988-10-25
Filing date: 1988-10-25
Publication date: 1990-10-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и используетс дл поиска неисправностей в логических блоках. Целью изобретени вл етс повышение достоверности контрол . В устройстве по каждому входу введены два одновибратора, две схемы сравнени , три элемента И, триггер, элемент ИЛИ, элемент задержки, что позвол ет исключить ложное инвертирование сигналов при наличии импульсных помех. 2 ил.

Description

Изобретение относитс к автоматике и вычислительной технике и может использоватьс дл поиска неисправностей в цифровых устройствах.

Целью изобретени вл етс повышение достоверности контрол за счет исключени ложного инвертировани сигналов при наличии импульсных помех .

На фиг. 1 представлена функциональна схема устройства; на фиг. 2 - диаграмма его работы.

Устройство содержит группу 1 входов контролируемых сигналов, п каналов , включаюпщх первую схему 2 сравнени , вторую схему 3 сравнени , третий элемент И 4, элемент 5 з-адерж- ки, первый одновибратор 6, второй одновибратор 7, первый элемент И 8, второй элемент И 9, элемент ИЛИ 10, триггер 11, блок 12 формирователей импульсов, второй формирователь 13 импульсов, вход 14 задани режима регистрации устройства, группу 15 триггеров, группу 16 элементов И,

.распределитель 17 импульсов, шифратор 18, элемент ИЛИ 19, блок 20 пам ти , блок 21 формировани адреса, первый элемент 22 задержки, первый формирователь 23 импульсов, вход 24 задани режима считывани , второй элемент 25 задержки, дешифратор 26, блок 27 индикации.

На фиг. 2 даны следующие обозначени : а - вход 1 контролируемых сигналов; б - выход элемента 5 задержки; в - выход первого одновибратора 6; г - выход второго одновибратора 7; д - выход первой схемы 2 сравнени ; е - выход второй схемы 3 сравнени ; ж - инверсный выход триггера 11; з - пр мой вЬкод триггера 11; и - выход первого элемента И 8; к - выход второго элемента И 9; л - выход элемента ИЛИ 10.

Устройство работает следующим образом .

При по влении сигнала Регистраци на входе 14 запускаетс формирователь 13 импульсов, сигнал с котос

ф

ел

с:

СП

со

00 00

рого поступает на входы записи триггеров группы 15 и.через элемент И 4 на установочный вход триггера 11. Таким образом, счетные триггеры 11 и . группы 15 будут установлены в началь- ное состо ние, соответствующее состо ни м контролируемых входов 1 в момент по влени сигнала Регистраци Сигналы контролируемых входов 1 (фиг. 2а) поступают через элемент

5задержки (фиг. 26) на одновибраторы

6и 7, Длительность задержки элемента 5 равна длительности цикла опроса распределител 17 импульсов. Одновибраторы 6 и 7 формируют коротки импульсы по ка;зодому перепаду сигналов на контролируемых входах 1, при этом первый одновибратор 6 срабатывает по переднему фронту изменени сигнала и его пр мой выход соединен

с вторым входом первой схемы 2 срав- нени , а второй одновибратор 7 срабатывает по заднему фронту изменени сигнала на контролируемом входе 1 и его инверсный выход соединен с вторым входом второй схемы 3 сравнени . Дпи- тельность импульсов, формируемых од- новибраторами 6 и 7, должна быть меньше С и достаточной дл сраба- тывани схем 2 и 3 сравнени . Таким образом, при изменении сигнала на контролируемом входе 1 (фиг, 2а) с логического нул в логическую единицу через врем Ц , на которое задерживаютс сигналы на контролируемом входе 1 (фиг. 26), на выходе пер вого одновибратора- 6 формируютс короткие импульсы с уро внем логической единицы (фиг. 2в), а при изменении сигнала на контролируемом входе 1 (фиг. 2а) с логической единицы в логический нуль через врем Т формируютс короткие импульсы с уровнем логического нул (фиг. 2г), что обес печивает. вьщеление фронтов контролируемых сигналов,Сигналы с выходов одновибраторов 6 и 7 поступают На схемы 2 и 3 сравнени и сравниваютс по логическому уровню с сигналами на соответствующем контролируемом входе 1 (фиг.. 2а).

При совпадении сигналов на выходе схем 2 и 3 формируютс импульсы с уровнем логической единицы и при несовпадении на выходе схем 2 и 3 фор- г .

мируютс сигналы с уровнем логическо . го нул (фиг. 2д, е), При э.том, если на контролируемом входе 1 (фиг. 2а)

.

е

Q „

5

произошло изменение сигнала с уровн логического нул на логическую единицу и длительность сигнала с уровнем логической единицы после этого изменени больше и , то при по влении импульса с уровнем логической единицы на выходе первого одновибратора 6 (фиг. 2в) через врем С от начала изменени сигнала на контролируемом входе 1 на контролируемом вх оде 1 уровень сигнала еще не изменитс и будет соответствовать уровню логической единицы, т.е, на обоих входах первой схемы 2 сравнени будут сигналы с уровнем логической един1 ;цы, и, как результат, на выходе схемы 2 сравнени сформируетс импульс с уровнем логической, единицы (фиг. 2д). Таким образом, первые одновибраторы 6, элементы 5 задержки и схемы 2 сравнени каждого контролируемого входа 1 устройства .позвол ют выделить только те изменени сигналов на контролируемых входах 1 с логического нул на логическую единицу, дл которых длительность сигнала с уровнем логической единицы после этого изменени будет больше .( , и не фиксируют изменени , длительность сигналов после которых меньше с , , что п озвол ет повысить в режиме счи- тыв.ани достоверность контрол за счет исключени ложного инвертировани группы триггеров 15 при наличии, импульсных помех. В случае, если на контролируемом входе 1 (фиг. 2а) цро- изошло изменение сигнала с уровн логической единицы на логический нуль и длительность сиг нала с уровнем логического нул после этого изменени

больше

то при по влении импуль«

са с уровнем логического нул на вы- хо;з,е второго одновибратора 7 (фиг. 2г) через врем t от начала измене,ни сигнала на контролируемом входе 1 на последнем уровень сигна.па еще не изменитс и будет соответствовать уровню логического нул , т.е. на обоих входах второй схемы 3 будут сигналы с уровнем логического нул и, как результат, на выходе 3 формируетс импульс с уровнем логической единицы (фиг. 2е). Таким образом, вторые одновибраторы 7, элементы 5 задержки и схемы 3 каждого контроли- руемого входа 1 позвол ют вьщелить только те изм неин сигналов на контролируемых входах 1 с логической еди5159

ницы в логический нуль, дл которых длительность сигнала с уровнем логического нул после этого изменени будет больше t , и не фиксировать изменени , длительность сигналов после которых меньше f

что позвол ет повысить достоверность контрол за счет исключени ложного инвертировани группы триггеров 15 при наличии импульсных помех.

20

25

30

Сигналы с выходом схем 2 и 3 сравнени поступают на первые входы элементов И 8 и 9, которые при наличии на вторых входах значени логической единицы с соответствующего выхода триггера 11 пропускают сигналы об изменени х на контролируемых входах на элемент ИЛИ 10 или блокируют. При этом триггер 11 измен ет свое состо ние на противоположное при наличии импульса на выходе элемента ИЛИ 10. Так, например, если в момент по влени сигнала Регистраци на контролируемом входе 1 (фиг. 2а) сигнал был с уровнем логического нул , то . на пр мом выходе триггера 11 будет сигнал с низким уровнем (фиг. 2з), а на инверсном выходе - с высоким (фиг. 2ж), что позвол ет блокировать прохождение сигнала с выхода второй схемы 3 сравнени , свидетельствующего об изменении сигнала на контролируемом входе 1 с ypoBFieM логической единицы в уровень логического нул (фиг. 2к), и пропустить сигнал с выхода первой схемы 2, свидетельствующий об изменении контролируемого сигнала с уровн логического нул на уровень логической единицы (фиг. 2и). Таким образом, триггер 11 позвол ет дальнейшее прохождение только того сигнала об изменении информации на контролируемом входе 1, которое свидетельствует об изменении контролируемого сигнала на противоположный относительно значени , в которое установлен триггер 11, что позвол ет исключить импульсы о наличии изменений , которые сформируютс с вьгходов схем 2 и 3 сравнени (фиг. 2д, е) ,в ситуаци х, когда после короткого импульса , вызванного импульсной помехой , следует сигнал с противополож- ным логическим уровнем и длительностью , большей f , что позвол ет повысить достоверность, контрол за счет исключени ложного инвертировани

и . Q ., CQ

35

40

0

5

0

сигналов при наличии импульсных по- , мех.

Имнульсы с выхода элемента ИЛИ 10 запускают блок 12 формирователей импульсов, формирующий импульсы длительностью , в N раз большей, чем длительность такта распределител импульсов 17. При наличии на соответ- ствующем выходе распределител 17 импульсов и на соответствующем выходе блока 12 формирователей импульсов сигналов единичного значени , импульс единичного значени поступает через соответствующий элемент И 16 группы на шифратор 18. Шифратор 18 формирует код линии, на которой произошло изменение уровн входного сигнала . Импульсы с элементов И 16 поступают также на элемент ИЛИ 19, единичное значение на выходе которого свидетельствует об изменении логического значени сигнала на одном из контролируемых входов 1 и необходимости увеличени на единицу, значени адреса блока 21 формировани адреса. По сформированному адресу код с выхода шифратора 18 записываетс в блок 20 пам ти при наличии разрешающего сигнала на входе -записи с выхода элемента 22 задержки, длительность которого определ етс длительност ми за- . держек шифратора 18 и блока 21. Считывание из блока 20 пам ти записанной информации с целью ее последуюп1его анализа происходит при наличии сигнала Считьтание на входе 24, разрешающего работу формировател 23 импульсов , импульс с которого измен ет значение адреса блока 21 формировани адреса на единицу и поступает через второй элемент 25 задержки на управл ющий вход считывани блока 20. Считанные коды номеров контролируемых ., входов поступают на дешифратор 26, сигнал единичного значени с соответствующего выхода которого поступает на счетньй вход счетного триггера 15 группы, измен его состо ние на CQ противоположное. Информаци со счетных триггеров 15 поступает на блок 27 индикации.

35

40

Таким образом, устройство дл контрол дискретных сигналов за счет ввода отличительных признаков позвол ет исключить ложное инвертирование сигналов при наличии импульсных помех , что обеспечивает повышение достоверности контрол сигналов контролируемых входов.

Claims

Формулаизобретени

Устройство дл контрол дискретных сигналов, содержащее блок питани , два элемента задержки, элемент ИЛИ, блок формировани адреса-, два формировател импульсов, блок формирователей импульсов, блок индикации, распределитель импульсов, группу элементов И, шифратор, дешифратор, группу триггеров, причем выходы распределител импульсов подключены к первым входам элементов И группы, выходы которых соединены с соответствующими входами элемента ИЛИ и входами шифратора , группа выходов которого соединена с группой информационных входов блока пам ти, группа адресных входов которого соединена с группой выходов блока формировани адреса, первый и второй входы синхронизации которого соединены соответственно с выходом элемента ИЛИ и выходом пер- .вого формировател импульсов, выходы элемента ИЛИ и первого формировател импульсов через первый и второй эле- .менты задержки соединены соответственно с входаш записи и чтени .блока пам ти, группа выходов которого соединена с группой входов дешифра- тора, выходы которого соединены со счетными входами соответствующих триггеров группы, информационные входы которых соединены с входами контролируемых сигналов устройства, входы записи триггеров группы соединены с выходом, второго формировател импульсов , входы первого и второго формирователей импульсов вл ютс

соответственно входами задани режимов считывани и регистрации устройства , выходы триггеров группы соединены с группой входов блока индикации , о тл и ч ающе е с тем, что, с целью повышени достоверности контрол , выходы блока формирователей импульсов соединены с вторыми входами

Эилементов И группы, в устройство введены п каналов (п - число контролируемых сигналов), казкдый из которых содержит элемент задержки, три элемента И, элемент ИЛИ две схемы сравC нени , два одновибратора, триггер, причем в каждом канале информационный вход устройства подключен к первому входу первого элемента И и через элемент задержки к входам первого и втоQ рого одновибраторов, выходы которых соединены с первыми входами соответствующих схем сравнени , выходы которых соединены с первыми входами соответственно второго и третьего элемент

5 тов И, выходы которых подключены к входам элемента ИЛИ, выход которого соединен с тактовым входом, триггера и соответствуюш м входом блока формирователей импульсов, установочньй

0 вход триггера подключен к выходу первого элемента И, инверсный и пр мой выходы триггера соединены с вторыми входами второго и третьего элементов И соответственно, выход второго формировател импульсов соединен с вторым входом первого элемента И каждого канала, вход второго формировател импульсов подключен к входу задани режима регистрации устройства, втол рые входы первой и второй схем сравнени каждого канала подключены к соответствующему информационному вхо- :ду устройства.

5

С

16

/ф

п

п

Регистраци

24 Считывание

1

Фие.1

18

20

26

22

,1