SU1354194A1 - Сигнатурный анализатор - Google Patents
Сигнатурный анализатор Download PDFInfo
- Publication number
- SU1354194A1 SU1354194A1 SU843796978A SU3796978A SU1354194A1 SU 1354194 A1 SU1354194 A1 SU 1354194A1 SU 843796978 A SU843796978 A SU 843796978A SU 3796978 A SU3796978 A SU 3796978A SU 1354194 A1 SU1354194 A1 SU 1354194A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- signature
- analyzer
- output
- generator
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл контрол дискретных объектов. Цель изобретени - упрощение конструкции. Сигнатурный анализатор содержит формирователь 1 сигнатур, блок 2 индикации, шифратор 6, формирователь 7 импульсов , формирователь 8 временных сигналов , блок 9 совпадений. Сущность (Л с ) 00 СП 4 X) 4
Description
1354
работы анализатора заключаетс в том, что при контроле дискретных устройств , имеющих на выходе три состо ни : логического нул , логической единицы и высокоимпедансное состо ние Z, за один период внешнего синхросигнала происходит фиксаци любого из этих состо ний. При этом состо ни логического нул и логической единицы фиксируютс подачей соответ1
Изобретение относитс к автомати- ке и вычислительной технике и может быть использовано дл контрол дис- кретных объектов.
Цель изобретени - упрощение конструкции .,
На чертеже показана структурна схема сигнатурного анализатора.
Сигнатурный анализатор содержит IQ формирователь 1 сигнатур, блок 2 индикации , вход 3 Старь-стоп анализатора , информационный вход 4 анализатора , синхровход 5 анализатора, шифратор 6, формирователь 7 импуль- 15 сов, формирователь 8 временных си1- налов, блок 9 совпадений, вход 10 окна измерени формировател сигна- . тур, информационный вход 11 формировател сигнатур, синхровход 12 фор-п. JQ мировател сигнатур, единичный и нулевой разр дные установочные входы 13 и 14 формировател сигнатур, первый разр д 15, К-й разр д 16 и N-й разр д 17 формировател сигнатур, 25 сумматор 18 по модулю два, логические обратные св зи 19 и К-й разр дный выход 20 формировател сигнатур.
Перед началом работы схема приво- водитс в .исходное состо ние (цепи зо .установки в исходное состо ние дл упрощени опущены).
На выходах блока 9 совпадений присутствуют сигналы логической единицы . На входе 10 окна измерени фор- 35 мировател сигнатур, информационном входе 11 формировател сигнатур и на синхровходе 12 формировател сигнатур присутствуют сигналы логического
нул , а на единичном установочном йходе 13 и на нулевом установочном
194
ствующего сигнала на вход формировател сигнатур, состо ние Z фиксируетс подачей на вход формировател сигнатур заранее заданного сигнала (логического нул или единицы в зависимости от выбранной логики работы шифратора) с одновременным инвертированием одного из разр дов, сформированного в данном такте сигнатуры , 1 ил.
входе 14 К-го разр да формировател сигнатур присутствуют сигналы логической единицы.
Так как все разр ды N-разр дного формировател сигнатур установлены в нулевое состо ние, то на входе сумматора 18 сигналы логических обратных св зей 19 и сигнал на К-м разр дном выходе 20 формировател сигнатур равны нулевому логическому уровню .
1
Анализатор работает следующим образом .
На вход 3 Старт-стоп анализатора подаетс перепад напр жени из логического нул в логическую единицу - сигнал Старт, по которому запускаетс формирователь 8 временных; сигналов, формирующий на входе 10 окна измерени формировател 1 сигнатур измеригельное окно (цепи управлени измерительного окна дл упрощени опущены). Перепад напр жени на управл ющем входе 3 анализатора совпадает с началом синхросигнала на синхровходе 5 анализатора, который как и сигналы управлени на входе 3 анализатора подаетс на синхровход 5 анализатора перепадом из логического нул в.логическую единицу. По этому перепаду происходит запись логических уровней, присутствующих в данный момент на информационных входах D разр дов N-разр дного формировател сигнатур.
Предположим, что в момент перехода синхросигнала на информационном входе 4 анализатора присутствует логическа единица,- котора поступает на вход шифратора 6.
313541
Шифратор )аботает следующим образом:
Вход шифратора Первый Второй
1 О
выход
1
О
1
выход
о
О 1
где Z - третье состо ние сигнала диагностической информации.
При по влении на входе шифратора логической единицы она по вл етс на втором выходе пгафратора 6 и поступа- ет на информационный вход 11 форми- ровател сигнатур и далее на вход сумматора 18 по модулю два, суммируетс по модулю два с сигналами логической обратной св зи 19, результат суммировани подаетс на информационный вход D первого разр да 15 формировател сигнатур и записываетс в него при по влении синхросигнала на входе 5 анализатора. При по влении нулевого логического уровн на информационном входе 4 анализатора запись происходит аналогично.
При записи логических единиц ,и нулей первый выход шифратора находит с в нулевом состо нии и запрещает работу блока 9 совпадений, который стробируетс импульсами с выхода формировател 7 импульсов. Последний формирует импульс после окончани каждого синхросигнала на синхровходе 5 анализатора.
При по влении на информационном входе 4 анализатора третьего логического состо ни Z на первом и втором выходе шифратора 6 по вл етс сигнал логической единицы. Логическа едини ца с второго выхода по началу синхросигнала на входе 5 анализатора, записываетс в первый разр д 15 N- разр дного формировател сигнатур. Логическа единица на первом выходе шифратора 6 разрешает работу блока 9 совпадений. По окончании синхросигнала формирователь 7 импульсов фор- мирует импульс, анализиру состо ние второго входа блока 9 совпадений, вл ющийс К-м разр дным выходом 20 формировател сигнатур. Если в этот. момент на выходе К-го разр да форми- ровател 1 сигнатур присутствует логическа единица, то на втором выход блока 9 совпадений по вл етс короткий импульс, который поступает на
0
5 0 5
0 g
0 5 Q g
944
нулевой установочный вход 14 К-го разр да 16 формировател 1 сигнатур и перебрасывает этот разр д в состо ние логического нул , т.е. измен ет его состо ние на противоположное.
Если в момент анализа на выходе К-го разр да 16 формировател , 1 сигнатур присутствует логический ноль, то импульс по вл етс на первом выходе блока 9 совпадений и поступает на единичный установочный вход 13 -. К-го разр да 16 формировател 1 сигнатур , и перебрасывает этот разр д в состо ние логической единицы.
Формирование сигнатуры происходит до тех пор, пока на входе 3 Старт- стоп анализатора не по вл етс импульс Спор, по которому формирователь 8 временных сигналов прекращает формирование измерительного окна. Одновременно с этим прекращаетс поступление синхросигналов на синхро- вход 5 анализатора.
Блок 2 индикации индицирует состо ние выходов разр дов N-разр дного последовательного сдвигового регистра в виде сигнатуры. I
Таким образом, за один период
синхросигнала происходит запись или логического нул , или логической единицы , или третьего состо ни Z, поступающих на вход анализатора. Причем состо ние фиксируетс записью в первый разр д регистра логической единицы (можно записывать и логический ноль, все зависит от прин той логики работы шифратора) в момент действи синхросигнала и внесением ошибки в уже зарегистрированную сдвиговым регистром последовательность в определенный (К-й) разр д за врем между синхросигналами.
Claims (1)
- Формула изобретениСигнатурный анализатор, содержа- фор.мирователь временных сигналов, формирователь сигнатур, шифратор, формирователь импульсов и блок индикации , причем вход формировател временных сигналов вл етс входом Старт-стоп анализатора, выход формировател временных сигналов соединен с входом окна измерени формировател сигнатур, вход шифратора вл етс информационным входом анализатора , вход формировател импульсов соединен с синхровходом анализатора.5 13541946группа информационных выходов форми-формировател сигнатур), вход стробировател сигнатур соединена с груп-ровани блока совпадени соединенпой входов блока индикации, о т л и-с выходом формировател импульсов,чающийс тем, что, с цельюпервый и второй выходы блока совпаупрощени конструкции, он содержитдени соединены соответственно с едидополнительно блок совпадени , пер-ничным и нулевым разр дными установьй и второй информационные входывочными входами К-го разр да формикоторого подключены соответственноровател сигнатур, синхровход и ин-к первому выходу шифратора и К-мую Формационный вход которого подключеразр дно у выходу формировател сиг-ны соответственно к синхровходу ананатур (1 , где п-разр дностьлизатора и второму выходу шифратора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843796978A SU1354194A1 (ru) | 1984-10-02 | 1984-10-02 | Сигнатурный анализатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843796978A SU1354194A1 (ru) | 1984-10-02 | 1984-10-02 | Сигнатурный анализатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1354194A1 true SU1354194A1 (ru) | 1987-11-23 |
Family
ID=21140870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843796978A SU1354194A1 (ru) | 1984-10-02 | 1984-10-02 | Сигнатурный анализатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1354194A1 (ru) |
-
1984
- 1984-10-02 SU SU843796978A patent/SU1354194A1/ru active
Non-Patent Citations (1)
Title |
---|
Электроника, 1977, № 5, с.23-33. Авторское свидетельство СССР № 903898, кл. G 06 F 15/46, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1354194A1 (ru) | Сигнатурный анализатор | |
SU1367016A1 (ru) | Сигнатурный анализатор | |
SU1674056A1 (ru) | Многоканальный измеритель временных интервалов | |
SU1370754A1 (ru) | Устройство дл контрол импульсов | |
SU1059559A1 (ru) | Устройство дл ввода информации с дискретных датчиков | |
SU1461230A1 (ru) | Устройство дл контрол параметров объекта | |
SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1224789A1 (ru) | Устройство дл измерени временных интервалов | |
SU1597881A1 (ru) | Устройство дл контрол дискретных сигналов | |
SU1285393A1 (ru) | Устройство контрол соотношени частот импульсов | |
SU1427370A1 (ru) | Сигнатурный анализатор | |
SU746182A1 (ru) | Отсчетно-измерительное устройство | |
SU758498A1 (ru) | Формирователь длительности импульсов | |
SU687407A1 (ru) | Цифровой частотомер | |
SU1256101A1 (ru) | Устройство дл контрол цифровых блоков пам ти | |
SU1193679A1 (ru) | Устройство дл контрол логических блоков | |
SU1041947A1 (ru) | Электронно-счетный частотомер | |
SU1343417A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1438003A1 (ru) | Преобразователь двоичного кода во временной интервал | |
SU997024A1 (ru) | Устройство дл ввода информации | |
SU1260962A1 (ru) | Устройство дл тестового контрол временных соотношений | |
SU1231497A1 (ru) | Устройство дл определени положени числа на числовой оси | |
SU970459A1 (ru) | Устройство дл контрол записи информации в накопитель с подвижным носителем | |
SU1578714A1 (ru) | Генератор тестов | |
SU411484A1 (ru) |