SU1427370A1 - Сигнатурный анализатор - Google Patents
Сигнатурный анализатор Download PDFInfo
- Publication number
- SU1427370A1 SU1427370A1 SU874210102A SU4210102A SU1427370A1 SU 1427370 A1 SU1427370 A1 SU 1427370A1 SU 874210102 A SU874210102 A SU 874210102A SU 4210102 A SU4210102 A SU 4210102A SU 1427370 A1 SU1427370 A1 SU 1427370A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- group
- inputs
- analyzer
- output
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл контрол и диагностики дискретньк объектов. Целью изобретени вл етс сокращение объема оборудовани при заданном количестве информационных входов анализатора. Сигнатурный анализатор содержит К К-раз- р дных регистров 1.1...1.К, первую группу сумматоров по модулю два 2.1 ...2.К, вторую группу 3 сумматоров по модулю два 3.1...ЗР, счетчик 4, элемент ИЛИ-НЕ 5, элемент ИЛИ 6, элемент И 7, первый формирователь 8 импульсов , второй формирователь 9 импульсов , триггер 10. Сущность работы устройства заключаетс в том, что за счет использовани регистров сдвига с возможностью параллельной записи информации дл двух групп информационных входов анализатора реализуютс различные группы регистров сдвига с обратными св з ми через сумматоры по модулю два: одна группа - собственно регистры сдвига, друга группа одноименные разр ды каждого из регистров , соединенные по информационным входам параллельной записи. Така организаци позвол ет вдвое сократить количество регистров при неизменном количестве информа1Ц1онных входой анализатора . 1 ил. о (С (Л с
Description
11
ts9
СО
Изобретение относитс к вычислительной технике и может быть использовано дл контрол и диагностики дискретных объектов,
Целью изобретени вл етс сокращение объема оборудовани при заданном количестве информационных входов
На чертеже изображена функциональна схема сигнатурного анализатора,
Сигнатурньш анализатор содержит К К-разр дных регистров сдвига 1,1., 1,К,первую группу 2 сумматоров по модулю два 2,1,,,2,К, вторую группу 3 сумматоров по модулю два 3,1,,,3,Р, счетчик 4, элемент ИЛИ-НЕ 5, элемент ИЛИ 6, элемент И 7, первый формирователь 8 импульсов, второй фор гирова- тель 9 импульсов, триггер 10, первую
группу 1 1 информационных :ВХОДОВ,
вторую группу 12 информационных входов , синхровход 13, вход 14 сброса, первый 15 и второй 16 входы задани режима, .
Сигнатурный анализатор работает следующим образом.
При включении анализатора счетчик 4, триггер 10 и регистры 1,1,,,1,К ус устанавливаютс в случайное состо ние . Счетчик 4 производит подсчет им- пульсов, поступающих на его счетный- вход через элемент ИЛИ-НЕ 5 с синхро- входа 13 анализатора. По вление единичного уровн сигнала на выходе старшего разр да счетчика 4 переводит элемент ШШ-НЕ 5 в нулевое состо ние на выхода, чем блокируетс поступление синхроимпульсов с синхровхода 13 через элемент ИЛИ-НЕ 5 на счетный вход счетчика, информационный вход триггера 10 и входы формирователей 8 и 9, Анализатор подготовлен к заданию режимов работы по входам 15 и 16 сигналами задани режима А1 и А2 соответственно,
Режим 1, А1 1, А2 1. В этом анализатором формируетс обобщенна сигнатура сигналов, поступающих на обе группы 11 и 12 информационных входов. Единичные уровни сиг- налов А1 и А2 разрешают работу формирователей 8 и 9, На выходе элемента И 7 устанавливаетс единичный уровень , поступающий на вход сброса триггера 10, на установочном входе кото- рого присутствует единичный уровень сигнала А1. Триггер lO.i управл етс нулевыми уровн ми, следовательно, состо ние его выхода не измен етс ,
На входе 14 сброса анализатора кратковременно устанавливаетс уровень нулевого потенциала. Регистры 1,1,,, 1,К и счетчик 4 обнул ютс . Триггер 10 вследствие кратковременного по влени нулевого сигнала на его входе сброса также обнул етс . Нулевым сигналом с выхода триггера 10 регистры 1,1,,,1,К по входу управлени режимом работы перевод тс в режим сдвига. Разрешаетс прохождение синхроимпульсов с входа 13 через эле- ,мент ИЛИ-НЕ 5 на входы формирователей 8 и 9, счетный вход счетчика 4 и информационный вход триггера 10, Первый формирователь 8 формирует импульс по переднему фронту синхроимпульса . Импульс, сформированньй первым формирователем, через элемент ИЛИ 6 поступает на синхровходы регистров 1,1,,,1,К, В последних осуществл етс сдвиг хранимой информации. По .заднему фронту импульса, сформированного первьм формирователем, триггер 10 измен ет свое выходное состо ние на единичное, так как на его информационном входе в этот момент присутствует единичный уровень синхроимпульса . Регистры 1,1.,,1,К перевод тс в режим записи параллельной информации . Второй формирователь 9 по заднему фронту синхроимпульса.-выра- батьшает импульС,через элемент ИЛИ 6 поступающий на синхровходы регистров 1,1,,,1,К, В регистрах осуществл етс параллельный сдвиг информации, т,е, содержимое предпоследнего регистра переписьтаетс в последний, предыдущего в последующий, первого во второй , в первый регистр записываетс информаци с вькодов второй группы 3 сумматоров 3,1,,,3,Р,.По заднему фронту импульса, сформированного вторым формирователем 9, триггер 10 измен ет свое выходное состо ние на нулевое , так как на его информационном входе в этот момент присутствует нулевой уровень синхроимпульса.
Регистры 1,1,,,1,К перевод тс в режим сдвига и процесс повтор етс до тех пор, пока на выходе старшего разр да счетчика 4 не установитс уровень единичного потенциала, чем блокируетс прохождение синхроимпульсов на выход элемента ИЛИ-НЕ- 5, Разр дностью счетчика 4 определ етс цикл формировани сигнатуры во всех режимах. После окончани цикла в ре314
жиме 1 в регистрах 1.1...1.К присутствует обобщенна сигнатура сигналов поступающих на обе группы информаци- оннных входов 11 и 12, сформированна как результат последовательных и параллельных сдвигов в соответствии с видом характеристических полиномов отдельных каналов обработки данных. Анализироватьс может люба произвольна комбинаци состо ни регистров .
Режим 2. А1 1, А2 0. В режиме 2 анализатором формируютс индивидуальные сигнатуры сигналов, посту- пающих на первую группу 11 информационных входов. Нулевой сигнал А2 запрещает работу второго формировател 9 и устанавливает элемент И 7 в нулевое выходное состо ние. Нулевым сигналом с вькода элемента И 7 триггер 10 фиксируетс в нулевом состо нии . Регистры 1.1... 1.К работают в режиме сдвига. На входе 14 сброса анализатора кратковременно устанав- ливаетс уровень О, обнул ющий регистры 1.1...1.К и счетчик 4. На синхровходы регистров поступают только импульсы, формируемые первым фор- формирователем 8, которые осуществл - ют сдвиг информации. После окончани цикла формировани сигнатуры в регистрах 1.1...1.К присутствуют индивидуальные сигнатуры сигналов, поступающих с первой группы 11 информаци- онных входов. Анализируетс содержимое каждого регистра, так как информаци , хранима в регистре, вл етс индивидуальной сигнатзФой сигнала, поступающего на соответствующий вход анализатора.
Режим 3. А1 0, А2 1. В режиме 3 формируютс индивидуальные сигнатуры сигналов, поступающих на вторую группу 12 информационных входов ана- лизатора. Нулевой сигнал А1 запрещает работу первого формироватеп 8 и устанавливает триггер 10 в фиксированное единичное состо ние. Регистры 1.1...1.К работают в режиме записи na раллельной информации. На входе 14 сброса анализатора кратковременно устанавливаетс уровень О, обнул ниций регистры 1.1 ... 1.К и счетчик 4 .На синхровходы регистров поступают импульсы формируемые только вторым формирователем 9, и осуществл ют параллельный сдвиг информации в группе регистров 1.1...1.К. После окончани цикла фор70 .
MHpoBauiiH сигнатуры в регистрах 1 .1 ... 1.К присутствуют индивидуальные сигнатуры сигналов, поступающих с втрой группы 12 информационных входов. Анализируетс состо ние первых, вторых , третьих и т.д., предпоследних и последних разр дов регистров 1.1... 1.К, впиду того, что подобным образо в регистрах размещена информаци , соответствующа индивидуальным сигнатурам сигналов, поступающих на информационные входы второй группы 12.
Таким образом, в анализаторе сокращен вдвое объем пам ти регистров при сЪхранении числа информационных входов. За счет сокращени объема пам ти регистров упрощаетс реализаци устройства. Кроме того, в режиме формировани обобщенной сигнатуры в два раза повышаетс быстродействие за счет двукратной синхронизации регистров за один период основной тактовой частоты.
Claims (1)
- Формула изобрет. ениСигнатурный анализатор, содержа- щий К регистров сдвига разр дностью К, где К - степень образующего полинома , и первую группу из К сумматоров по модулю два, причем входы сум- маторов по модулю два первой группы образуют первую группу информационных входов анализатора, выход i-го (1 i К) сумматора по модулю два первой группы соединен с информационным ВХОДОМ последовательной записи i-ro регистра сдвига, разр дные выходы i-ro регистра сдвига соединены с группой входов сумматора по модулю два первой группы в соответствии с ненулевыми коэффициентами образующего полинома, отличающийс тем, что, с целью сокращени объема оборудовани при заданном количестве информационных вхйдов анализатор содержит вторую группу сумматоров по модулю два, счетчик, элемент ИЛИ-НЕ, элемент ИЛИ, элемент И, два формировател импульсов и триггер, выход которого подключен к входам управлени режимом К регистров сдвига, группа выходов j-ro регистра сдвига (1 - j К-1) соединена с группой информационных входов параллельной записи (j+i)-ro регистра сдвига, входы сумматоров по модул два второй группы образуют вторую группу информационных входов анализатора , выходы сумматоров по модулю два второй группы соединены с соответствующими информадаонными входами параллельной записи первого регистра сдвига, разр дные выходы К регистров сдвига соединены с группами входов соответствующих сумматоров по модулю два второй группы в соответпульсов , выходы первого и второго формирователей импульсов соединены с входами элемента ИЛИ, выход которого подключен к синхровходам К регистров сдвига и триггера, вход сброса анализатора подключен ко входам сброса счетчика и К регистров сдвига, а также к первому входу элемента И, выходствии с ненулевыми коэффициентами которого соединен с входом сбросаразующего полинома, синхровход анализатора подключен к первому входу элемента ИЛИ-НЕ, второй вход которого соединен с выходом переполнени счетчика, выход элемента ИЛИ-НЕ соединен со счетным входом счетчика и информационными входами триггера и первого, второго формирователей имтриггера , первый вход задани режима анализатора соединен с единичным входом триггера и разрешающим входом первого формировател импульсов, вто- рой вход задани режима анализатора соединен с вторым входом элемента И и разрешающим входом второго формировател импульсов.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU874210102A SU1427370A1 (ru) | 1987-03-10 | 1987-03-10 | Сигнатурный анализатор |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU874210102A SU1427370A1 (ru) | 1987-03-10 | 1987-03-10 | Сигнатурный анализатор |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1427370A1 true SU1427370A1 (ru) | 1988-09-30 |
Family
ID=21290826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU874210102A SU1427370A1 (ru) | 1987-03-10 | 1987-03-10 | Сигнатурный анализатор |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1427370A1 (ru) |
-
1987
- 1987-03-10 SU SU874210102A patent/SU1427370A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 1223230, кл. G 06 F 11/00, 1983. Авторское свидетельство СССР № 928367, кл. С 06 F 15/46, 1980. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1427370A1 (ru) | Сигнатурный анализатор | |
| SU1061128A1 (ru) | Устройство дл ввода-вывода информации | |
| SU1506553A1 (ru) | Преобразователь частота-код | |
| SU1059559A1 (ru) | Устройство дл ввода информации с дискретных датчиков | |
| SU1506435A1 (ru) | Цифровой измеритель отношени временных интервалов | |
| SU924696A1 (ru) | Преобразователь последовательного кода в параллельный | |
| SU1238194A1 (ru) | Умножитель частоты | |
| SU1474853A1 (ru) | Устройство преобразовани параллельного кода в последовательный | |
| SU679984A1 (ru) | Устройство дл контрол регистра сдвига | |
| SU1406790A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| SU441642A1 (ru) | Лини задержки | |
| SU1478220A1 (ru) | Многовходовой сигнатурный анализатор | |
| RU1795459C (ru) | Многоканальный сигнатурный анализатор | |
| RU2024926C1 (ru) | Устройство для контроля временных рассогласований импульсных последовательностей | |
| SU1529444A1 (ru) | Двоичный счетчик | |
| SU1280600A1 (ru) | Устройство дл ввода информации | |
| SU576574A1 (ru) | Устройство дл перебора сочетаний | |
| SU1413590A2 (ru) | Устройство дл коррекции шкалы времени | |
| SU1538239A1 (ru) | Умножитель частоты следовани импульсов | |
| SU1462282A1 (ru) | Устройство дл генерировани синхроимпульсов | |
| SU736099A1 (ru) | Дискретный умножитель частоты | |
| SU1425825A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| SU1517136A1 (ru) | Преобразователь последовательного кода в параллельный | |
| SU1283980A1 (ru) | Преобразователь последовательного кода в параллельный | |
| SU864527A1 (ru) | Устройство задержки импульсов |