SU1193679A1

SU1193679A1 - Устройство дл контрол логических блоков

Info

Publication number: SU1193679A1
Application number: SU843746070A
Authority: SU
Inventors: Олег Федорович Жуков; Александр Николаевич Гришуткин; Юрий Георгиевич Нехорошев; Николай Николаевич Новиков
Original assignee: Предприятие П/Я Р-6891; Серпуховское высшее военное командно-инженерное училище ракетных войск им.Ленинского комсомола
Priority date: 1984-05-25
Filing date: 1984-05-25
Publication date: 1985-11-23

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ, содержащее рет- гистр номера такта контрол , два. дешифратора, -первый элемент ИЛИ, элемент И, группу элементов И, п блоков контрол (где п - .число входов или выходов контролируемого логического блока ), каждый из которых , содержит первую группу элементов И, первую схему сравнени , реrjiCTp , причем первые входы элементов И первой группы i-ro блока контрол соединены с соответствующими выходами первого дещифратора, выходы элементов И первой группы каждого i-ro блока контрол соединены с информационными входами регистра, информа-, ционные входы регистра номера такта контрол подключены к входу номера такта контрол устройства, выходы второго дешифратора соединены с первыми входами соответствующих элементов И группы, входы контролируемого логического блока вл ютс информационными входами устройства, о т л и ч а ю щ е е с тем, что, с целью расширени функциональных возможностей за контрол дис-: кретных автоматов с пам тью, в него, введены счетчик, элемент задержки. регистр эталона, три элемента ШШ, а .в каждый i-й блок контрол - триггер , втора группа элементов И,., втора схема сравнени , причем. входы первого элемента ИЛИ соединены с соответствующими входами конфролируемого логического блока, выход первого элемента ИЛИ соединен со счетным входом счетчика и с входом элемента задержки, выход которого соединен с входами-разрешени первых схем сравнени блоков контрол , группа информационных выходов счетчика соединена с группой информационных входов первого дешифратора , выходы которого соединены с соответствук«дими входами второго (О . элемента ШШ и с вторыми входами соответствующих элементов И группы, с выход второго элемента ИЛИ соединен § . с первыми входами первых схем сравнени блоков контрол ,, второй вход первых схем сравнени- блоков контро- л соединен с соответствующими входа ми контролируемого логического блока, , оо выход первой схемы сравнени каждого . Од : i-ro блока контрол соединен с вторыми входами элементов И первой группы и со счетным входом триггера своего блока со контрол , в каждом i-M блоке контрол выходы региатра соединены с первыми входами соответствующих элементов И второй группы, выход триггера соединен с первым вх.одом второй схемы сравнени , йнформа11;ионные входы регистра эталонного сигнала под-г ключены к входу эталона устройства, каждый i-й информационный.:вьрсод регистра эталона соединен с вторым входом второй схемы сравнени одноимеиного блока контрол , выход цесрав

Description

нени второй схемы сравнени i-ro блока контрол соединен с вторыми входами элементов И второй группы данного блока контрол , выходы элег; ментов И второй группы блоков контрол подключены к выходу индикации ус тройств а, выход сравнени второй схе мы сравнени i-ro блока контрол соединен с соответствующим входом элемента И,выход которого соединен с первым вхо .дом третьего элемента ИЛИ, второй вход которого соединен с входами 9 сброса регистра эталона, регистра номера такта контрол , регистров блоков контрол и подключен к входу сброса устройства, выход третьего элемента ИЛИ соединен с входом обнулени счетчика , входами обнулени регистров и триггеров блоков контрол , выходы элементов И группы соединены с соответствующими входами четвертого элемента ИЛИ, выход которого соединен с.входами разрешени вторых схем сравнени , блоков контрол .

1

Изобретение относитс к вычислительной технике и может быть использовано при функциональном диагностировании аппаратуры.

Цель изобретени - расширение функциональных возможностей за счет контрол дискретных автоматов с пам тью .. . .

На чертеже представлена блоксхема предлагаемого устройства.

Устройство содержит i-й блок 1 . контрол (,... ,п, где п - число выходов контролируемого логического блока), первый элемент ИЛИ 2, счетчик 3, первый дещифратор 4, вторе ; элемент ИЛИ 5, в каждом i-м блоке контрол содержатс перва схема 6 сравнени ,перва группа элементов И 7, регистр S, втора группа элементов И 9, триггер 10, втора схема 11 сравнени , элемент И 12, регистр 13 Эталона, третий элемент ИЛИ 14, второй дешифратор 15, элемент 16 задержки, регистр 17 номера такта контрол , четвертый элемент ИЛИ 18, группа элементов И 19, вход 20 сброса устройства, вход 21 номера такта контрол устройства, информационные входы 22 устройства, информационные выходы 23 контролируемого логического блока, вход 24 эталона устройства , выход 25 индикации устройства , контролируемый логический блок 26.

Устройство работает следующим образом.

Перед началом работы по сигналу, поступающему на вход 20 сброса уст-ройства , привод тс в исходное сое-; то ние счетчик 3, регистры 8, 13 и 17, триггеры 10.

Дл контрол функционировани блока

5 26 по входу 21 номера такта контрол устройства в регистр 17 записываетс номер такта, на котором необходимо сравнить состо ние триггера 10 с информацией, записанной- в ре-

10 гистре 13. Перед началом работы в регистр .13, как и в регистр 17, после приведени устройства в исходное состо ние, записываетс 1эталонное значение по входу 24 эталона

15 устройства.

Входные воздействи поступают по входным щинам 22 на вход блока 26 и через элемент ИЛИ 2 на счетный вход счетчика 3.

20 Количество входных воздействий

(тактов ), поступающих на вход контролируемого блока, подсчитьшаетс Счетчиком 3, его выходные сигналы; поступают на дешифратор 4, а с него5 на первые входы элементов, И .7, на первый вход группы элементов И 19, подготавлива их к открытию, а так- же через элемент РШИ 5 - на первый вход схемы 6 сравнени , синхронизаци работы которых осуществл етс по сигналу, поступающему с выхода элемента ИЛИ 2 через элемент 16 задержки. Схемы 6 сравнени реализуют логическую функцию сумматора 5 по модулю два. Выходна функци , принимающа значение логического нул или единицы, со схемы 6 сравнени записываетс i через подготовлен3

ный к открытию один из элементов И

7в соответствующий разр д регистров

8в каждом i-M блоке контрол . Одновременно с выхода схем 6 сравнени выходной сигнал поступает на счетный вход триггера 10 в каждом i-м блоке контрол . Счет входных воздействий счетчиком 3 происходит до тех пор, пока количество входных воздействий , в нем записанное, не совпадает с количеством импульсов, записанных в регистре 17. При их совпадении открываетс соответствующий элемент И 19, выходной сигнал

с которого поступает через элемент ИЛИ 18 на управл киций вход схем 11 сравнени в каждом i-м блоке 1 контрол . Если значение выходных сигналов триггеров 10 совпадает с соответствующим эталонным значением, записанным в регистре 13, то схемы 11 сравнени выдают сигнал Равно, который соответствует логической .единице. Эти сигналы поступают на элемент И 12. Выходным сигналом элемента И 12 в этом случае через элемент ИЛИ 14 производитс приведение в исходное.состо ние счетчика 3 регистров 8, триггеров 10 блоков контрол .

936794

Далее проверка проводитс аналогично через количество тактов, которое записано в регистре 17. Если дл продолжени проверки блока 26 необходимо изменить номер такта, на кото-п .ром необходимо сравнить значение выходных сигналов триггера 10 i эталонным значением, записанным в регистре 13, то необходимо ввести

o новую ийформацию в регистр 17. Если измер етс и значение эталонных выходных сигналов, то в регистр 13 записываетс также нова информаци .

15 Если, например, при сравнении информации, поступающей на вход схемы 11 сравнени , она вырабатывает сигнал Неравно, то он открывает . элементы И 9, на первый вход которых

20 поступает информаци с регистра 8. Выходна информаци с группы элементов И 9 поступает на выход 25 индикации . В этом случае сброс устройства через элемент ИЛИ 14 не происходит,

25 так как элемент И 12 закрыт.

Информаци , поступающа в этом случае в выходов группы элементов И 9, обеспечивает дальнейшую . локализацию неиспр 1ВИости.

Claims

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ, содержащее регистр номера такта контроля, два. дешифратора, первый элемент ИЛИ, элемент И, группу элементов И, η блоков контроля (где η - .число входов или выходов контролируемого логического блока ), каждый из которых, содержит первую группу элементов И, первую схему сравнения, регистр, причем первые входы элементов И первой группы i-ro блока контроля соединены с соответствующими выходами первого дешифратора, выходы элементов И первой группы каждого i-.ro блока контроля соединены с информационными входами регистра, информа—, ционные входы регистра номера такта контроля подключены к входу номера такта контроля устройства, выходы второго дешифратора соединены с первыми входами соответствующих элементов И группы, входы контролируемого логического блока являются информационными входами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счед- контроля дис-^. кретньгх автоматов с памятью, в него, введены счетчик, элемент задержки, регистр эталона, три элемента ИЛИ, а в каждый i-й блок контроля - триггер, вторая группа элементов И,., вторая схема сравнения, причем, входы первого элемента ИЛИ соединены с соответствующими входами контролируемого логического блока, выход первого элемента ИЛИ соединен со счетным входом счетчика и с входом элемента задержки, выход которого соединен с входами·разрешения первых схем сравнения блоков контроля, группа информационных выходов счетчика соединена с группой информационных входов первого дешифратора,’ выходы которого соединены с соответствующими входами второго элемента ИЛИ и с вторыми входами соответствующих элементов И группы, выход второго элемента ИЛИ соединен .с первыми входами первых схем сравнения блоков контроля_г второй вход первых схем сравнения блоков контроля соединен с соответствующими входа” ми контролируемого логического блока, . выход первой схемы сравнения каждого ; i-ro блока контроля соединен с вторыми входами элементов И первой группы и со счетным входом триггера своего блока контроля, в каждом i-м блоке контроля выходы региетра соединены с первыми входами соответствующих элементов И второй группы, выход триггера соединен с первым входом второй схемы сравнения, информационные входы регистра эталонного сигнала подключены к входу эталона устройства, каждый i-й информационный.: выход регистра эталона соединен с вторым входом второй схемы’ сравнения одноименного блока контроля, выход цесравSU „,.1193679 нения второй схемы сравнения i-ro блока контроля соединен с вторыми входами элементов И второй группы данного блока контроля, выходы элементов И второй группы блоков контроля подключены к выходу индикации__ ус тройств а, выход сравнения второй схемы сравнения i-ro блока контроля соединен с соответствующим входом элемента И,выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с входами сброса регистра эталона, регистра номера такта контроля, регистров блоков контроля и подключен к входу сброса устройства, выход третьего элемента ИЛИ соединен с входом обнуле ния счетчика, входами обнуления регистров и триггеров блоков контроля, выходы элементов И группы соединены с соответствующими входами четвертого элемента ИЛИ, выход которого соединен с.входами разрешения вторых схем сравнения, блоков контроля.