SU739654A1 - Парафазный сдвигающий регистр - Google Patents

Description

(54) ПАРАФАЗНЫЙ СДВИГАЮЩИЙ РЕГИСТР

Изобретение предвазначено дп  испопь I зовани  в счетно-решающих устройствах, ycTjpoftcTBax автоматикии ивформациовнризмерительнрй техники, а также в различ ных устройствах приема и передачи даскретных сообщений. Известны парафазвые с/шнгаюшие реги стры, содержшаие последовательно соединенные элементы пам ти ва триггерах с объединенными счетными входами, к которым подключена шнва сдвига f) и ;. Одншсо этэд устройства сложны и ненадеж ны, что вызвано большим количеством элементов и сложной структурой схемы сдвига. Наиболее близким к предложенному регистру по технической сущности  вл н етс  пара азный сдгаггающий регистр, сор/држешгА последовательно соединенные через элементы И-НЕ элементы пам ти 1иа Триггерах с. объединенным и счетными входами. Выходы элементов И-НЕ в ука .занном уст|к йстве соединены с единичными и нулевыми входами.соответствую щих триггеров, а входы - с выкоаам  триггеров, причем вторые входьт элементов И-НЕ подключены к шине тактовых импульсов з . Недостатки известного парафазного регистра заключаютс  в том, что он имеет большее число информационных входов, требует применени  тактовых импульсов, а Также специального устррйства формировани  этих импульсов с об зательной временнЬй прив зкой к диаграмме поступлени  входного парафазного кода. Цель изофетёнйй - повышение наде ности устройства и его быстродействи . Это достигаетс  тем, что в парафазный сдвигающий регистр, содержащий последовательно соеданенные эпементы пам ти на триггерах с объединенными счетными входами и элементы И-НЕ, дополнителыго введены эле-менты пам ти на триггере, и эпемевт ИТМ, выход которого соединен со счетными входами триггеров, а входа - с выходами одних элементов И-НЕ, первые входы которых соответственHO соединены с нулевым и едини5.нь1М„выходами триггера дополнительного элемент пам ти, вторые входы элементов И-НЕ подкпючень к выходам инверторов, входы которых подключены к нулевому и единичному входам триггера дополнительного 9лё1«гёнта пам ти .и соответствующим выхо дам. других элементов И-НЕ, при этом нулевой выход триггера дополнительного элемента цвл етс  информационным входом сдвигающего регистра. На чертеже представлена функциональ-. на  схема парафазного сдвигающего регисТра . . , Парафазный сдвигающий регистр с одержит дополнительный элемент 1 пам ти на триггере, инверторы 2 и 3, элемент ИЛИ 4, последовательно соединенные элементы 5 пам ти на триггерах с объединенными счетными входами и элементы И-НЕ 6,7, 8,9. Единичный и нулевой входы дополнительйогоэлемента 1 пам ти на триггере соответственно через инверторы 2 и 3 одни из элементов И-НЕ 6,7 и элемент ИЛИ соединены со счеТными входами триг геров элементов 5 пам ти и с выходами соответствугацих других элементов И-НЕ 8,9. Е торые входы одних элементов И-НЕ 6-,7 подключены к нулевому и единичному выходам триггера : дополнительного элемента 3. пам ти, а нулевой выход этого триггера - к информационнбму входу сдвигающего регистра. Парафазшй сдвигающий регистр работает следующим образом. . При поступлении импульсов парафазного кода на единичный вход или нулевой вход О и вход сопровождающих импульсов (вход СИ) открываетс  соответствующий элемент. И-НЕ 8 или 9 и дополнительный элемент 1 пам ти на триггере устаноштс   в с оотвеТствукщеё Пол{ жение О или 1. Например, при поступ лении импульса йа йхЬд I и сопровождающего импульса на вход СИ триггер дополнительного элемента 1 пам ти уста нрвитс  в положение . В этом случае на информационный вход сдвигающего регистра будет поступать соответствующий уровень с нулевого плеча названного триггера. После установки триггера дополритепьного элемента 1 пам ти в состо ние разрешаетс  прохождение сигнала через элемент И-НЕ 7, на второй вход которого через инверторов по- : ступает сигнал с единичного входа триг гера. В этом случае элемент И-Н1Е 7 формирует на своем выходе Сигнал, который , поступа  на объединенные Счбт73 44 ные входь триггеров последовательно со-, единенных элементов 5 пам ти, запишет информацию с информационного входа на первый триггер элемента 5 пам ти. Сдвигающий сигнал на выходе элемента ИЛИ 4 Возникает только после установки триггера дополнительного элемента 1 пам ти в состо ние и записи этой информации в первый элемент 5 пам ти. Это, а также то, что сдвиг информации происходит задним фронтом инпульса, соверщенно исключает вли ние разбросов временных характеристик элементов схемы на ее нормальную работу. Аналогично при поступлении нулевого значени  парафазного кода на вход О и сопровождшощего синхроимпульса на вход СИ триггер дополнительного элемента 1 пам ти через элемент И-НЕ 9 установитс  в состо ние 0 , и на информационной щине установитс  соответствующий уровень. Как и в первом случае только после установки триггера дополнительного элемента 1 пам ти в состо ние О при помощи инвертора на выходе элемента И-НЕ 6 будет .формироватьс  сигнал, который через элемент ИЛИ 4 запнщет нулевую информацию в первый, элеме.нт 5 пам ти, сдвинув прежде записанную в нем информацию во второй разр д (элемент 5 пам ти) регистра . , :: , Далее работа устройства проибходиТ аналогично Описанному до полного заполнени  всех последовательно соединенных элементов 5 пш ти. Запоминание информации на триггере дополнительного элемента 1 пам ти позв ол ет при малых длительност х входных сигналов значительно повысить быстродействие и надежность схемы, а совместное включение этого триггера с инверторами 2,3, элеме ггами И-НЕ 6,7 и ИЛИ 4 позвол ет прин ть параф азный код на обычный однофазный сдвигающий регистр, Входные элементы И-НЕ 8,9 в совокупности с указанными элементами осуществл ют защиту- устройства от помех, возникающих во входнь1х лини х св зи, формула изобретени  Парафазный сдвигающий регистр, содержащий последовательно соединенные эле- менты пам ти на триггерах с объединенными счетными входами и элементы И-НЕ, от л и ч ающ и и с   тем, что, с цёпыо эвыщени  .надежности устройства и его быстродействи , он содержит дополнител1зный элемент пам ти на триггере, инверторы и йлёмент ИЛИ, выход которого соединен со счетными входами триггеров.

а входы - с выходами одних элементов , первые входы которых соответственно соединены с нулевым ,и единичным выходами триггера дополнительного эле- . мента пам ти, вторые элементов И-НЕ подключены к выходам инверторов, входы которых подключены к нулевому и единичному входам триггера дополнительного элемента пам ти и соответствующим выходам других элементов И-НЕ, нулевой выход триггера дополнительного элемента  вл етс  информационным входом сдвигающего регистра.

Выкод„1 Выход2 В(оВЛ Bxoicd ,

Источники информации, прин тые во внимание экспертизе

1.Шиг н А. Г. Цифровые вычислительные машины. М., Энерги , 1971, с. 176.

2.Майоров С. А.; и др. Принципы органиЬации .цифровых машин . /Иашиноетровние , 1974, с. 128

3.Букреев И. Н.   др. Микроэпектрон-, ные схемь цифровых устройств. М., Сов.; радио , 1975, с. 141-143 (прототип). Выхо п

Claims (1)

1. 'Формула изобретения

   Парафазный сдвигающий регистр, содержащий последовательно соединенные элементы памяти на триггерах с объединенными счетными, входами и элементы И-НЕ, отд и ч а ю щ и йс я тем, что, с целью повышения надежности устройства и его быстродействия, он содержит дополнительный элемент памяти На триггере, инверторы и Элемент ИЛИ, выход которого соединен со счетными входами триггеров, а входы - с выходами одних элементов И-НЕ, первые входы которых соответственно соединены с нулевым и единичным выходами триггера дополнительного эле- . мента памяти, вторые в^оды элементов И-НЕ подключены к выходам инверторов, входы которых подключены к нулевому и единичному входам триггера дополнительного элемента памяти и соответствующим выходам других элементов И-НЕ, нулевой выход триггера дополнительного элемента является информационным входом сдвигающего регистра.