SU1361560A1 - Устройство дл контрол схем сравнени - Google Patents

Устройство дл контрол схем сравнени Download PDF

Info

Publication number
SU1361560A1
SU1361560A1 SU864102280A SU4102280A SU1361560A1 SU 1361560 A1 SU1361560 A1 SU 1361560A1 SU 864102280 A SU864102280 A SU 864102280A SU 4102280 A SU4102280 A SU 4102280A SU 1361560 A1 SU1361560 A1 SU 1361560A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
counter
trigger
inputs
Prior art date
Application number
SU864102280A
Other languages
English (en)
Inventor
Збышек Иванович Домбровский
Михаил Алексеевич Дуда
Людмила Анатольевна Узлова
Original Assignee
Тернопольский Финансово-Экономический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Тернопольский Финансово-Экономический Институт filed Critical Тернопольский Финансово-Экономический Институт
Priority to SU864102280A priority Critical patent/SU1361560A1/ru
Application granted granted Critical
Publication of SU1361560A1 publication Critical patent/SU1361560A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении схем цифровой автоматики. Цель изобретени  - сокращение оборудовани . Устройство содержит счетчик 1, триггер 2, элементы И 4 и 5, элемент НЕРАВНОЗНАЧНОСТЬ 6 и индикатор 7. На счетный вход счетчика 1 по тактовому 8 0входу в устройства поступают импульсы . Сигнал переполнени  счетчика 1 по счетному входу измен ет состо ние триггера 2. На первую группу информа- .ционных входов контролируемой схемы 3 сравнени  поступают сигналы с информационных выходов счетчика 1, все входы второй группы информационных входов схемы 3 сравнени  объединены и и соединены выходом триггера 2. Выходы схемы 3 сравнени  и второго элемента И 5 соединены с соответствующими входами элемента НЕРАВНОЗНАЧНОСТЬ 6, выход которого соединен с входом индикатора 7. Выходы первого элемента И 4 и триггера 2 соединены соответственно с инверсным и пр мым входами второго элемента И 5. Информационные выходы счетчика 1 соединены с входами первого элемента И 4. Неисправность контролируемой схемы 3 срав- нени  определ етс  по состо нию инди- - катора 7. 1 ил. 1 С Oi ел CD о Y

Description

1136
Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении схем цифровой автоматики.
Целью изобретени   вл етс  сокращение оборудовани .
На чертеже изображена функциональна  схема устройства дл  проверки txeM сравнени .
На чертеже прин ты следующие обозначени : счетчик 1, триггер 2, конт- 1золируема  схема 3 сравнени  (в сос- гав устройства не входит), элементы И 4 и 5, элемент НЕРАВНОЗНАЧНОСТЬ 6 индикатор 7 и тактовый вход 8 устройства .
Устройство контролирует схемы сравнени , реализующие операции больше - равно..
Устройство дл  проверки схем сравнени  работает следующим образом.
Перед началом проверки схемы 3 сравнени  счетчик J и триггер 2 устанавливаютс  в нулевое положение (це- пи сброса не показаны). При этом на единичном выходе триггера 2 будет нулевой сигнал, .т.е. на второй группе входов контролируемой схемы 3 сравнени  есть нул евое число. Следоват тельно, на первую и вторую группы входов контролируемой схемы 3 сравнени  поступают нулевые числа, вследствие чего на выходе этой схемы 3 сравнени  должен быть нулевой сигнал при ее исправном состо ний. Одновременно на единичном выходе триггера 2 есть нулевой сигнал, вследствие чего на выходе второго элемента И 5 также есть нулевой сигнал. Таким образом, ,на оба входа элемента НЕРАВНОЗНАЧНОСТЬ 6 поступают нулевые сигналы, вследствие чего на его выходе имеетс  также нулевой сигнал и индикатор 7 выключен.
Затем }ia тактовый вход 8 устройства подаютс  тактовые импульсы,
В интервале времени от начала подачи первого тактового импульса и до импульса переполнени  двоичного счет- чика 1 число, поступающее на вторую группу входов контролируемой схемы 3 сравнени , меньше содержимого двоичного счетчика 1. В этом случае при исправном состо нии контролируемой ;Схемы 3 сравнени  на ее выходе должен быть нулевой сигнал, вследствие чего на выходе элемента НЕРАВНОЗНАЧНОСТЬ 6 также должен быть нулевой
0
0
25 зб
50
сигнал, при котором индикатор 7 выключен .
В момент, когда в счетчике 1 будет число 11J...1J1, на выходе первг- го элемента И 4 возникает единичный сигнал. При этом на выходе второго элемента И 5 нулевой сигнал остаетс , так как на единичном выходе триггера 2 остаетс  нулевой сигнал.
Затем тактовый импульс, поступающий на тактовый вход 8 устройства, устанавливает в счетчике 1 нулевое число. При этом импульс переполнени  с выхода двоичного счетчика 1 устанавливает триггер 2 в состо ние , вследствие чего на его единичном выходе возникает единичный сигнал, за счет чего на вторую группу входов провер емой схемы 3 сравнени  поступает число 111 ... 111..В этом случае - на nepayiQ группу входов провер емой схемы сравнени  поступает нулевое число, вследствие чего на выходе контролируемой схемы 3 сравнени  должен быть единичный сигнал при ее исправном состо нии. Одновременно на еди- ; ничном выходе триггера 2 есть единичный сигнал, а на выходе первого элемента И 4 есть нулевой сигнал, вследствие чего на выходе второго элемента И 5 будет единичный сигнал. Таким образом на оба входа элемента НЕРАВНОЗНАЧНОСТЬ 6 поступают единичные сигналы, вследствие чего на его выходе есть нулевой сигнал и индикатор 7 выключен.
В момент, когда в счетчике 1 будет число 1 11... 111, на выходе первого элемента И 4 возникает единичный сигнал . Одновременно на первые и вторые входы провер емой схемы поступает число 111..t111, вследствие чего на его выходе должен возникнуть нулевой сигнал при ее исправном состо нии.Таким образом, на оба входа элемента НЕРАВНОЗНАЧНОСТЬ 6 поступают нулевые сигналы, вследствие чего на его выходе есть нулевой сигнал и индикатор 7. выключен.
35
40
45
50
Затем тактовый импульс, поступающий на вход 8 устройства, устанавливает в счетчике 1 нулевое число.При 55 этом импульс переполнени  с выхода двоичного счетчика 1 устанавливает триггер 2 в состо ние О, вследствие чего на его единичном выходе возникает нулевой сигнал.
При неисправном состо нии схемы 3 сравнени  на ее выходе по вл ютс  сигналы О и l в момент времени,KOI- да на выходе элемента И 5 имеютс  соответствующие сигналы 1 и О. В результате на выходе элемента НЕРАВНОЗНАЧНОСТЬ 6 начинают по вл тьс  сигналы 1, которые включают индикатор 7. В состав индикатора может входить расширитель импульсов на одно- вибраторе или триггер дл  включени  индикации после первого сбо  контролируемой схемы 3 сравнени . В св зи с тем, что содержимое двоичного счетчика Г непрерьшно измен етс , проверка схемь 3 сравнени  проводитс  при разных сигналах, что повьшает надежность ее контрол ,

Claims (1)

  1. Формула изобретени 
    Устройство дл  контрол  схем сравнени , содержащее счетчик, триггер, индикатор, два элемента И и элемент НЕРАВНОЗНАЧНОСТЬ, причем выход переполнени  счетчика соединен со счетРедактор В.Вугренкова Заказ 6292/49
    Составитель В.Гречнев
    Техред А.Кравчук Корректор О.Кравцова Тираж 671Подписное
    ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб. , д.4/5
    Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4
    ным входом триггера, группа разр дных выходов счетчика соединена с группой входов первого элемента И и  вл етс  группой информационных выходов устройства дл  подключени  к первой группе информационных входов, контролируемой схемы сравнени , выход триггера  вл етс  информационным выходом устройства дл  подключени  к информационным входам второй группы контролируемой схемы сравнени , первый вход элемента НЕРАВНОЗНАЧНОСТЬ  вл етс  информационным входом устройства дл  подключени  к выходу контролируемой схемы сравнени , выход элемента ,НЕРАВНОЗНАЧНОСТЬ соединен с информационным входом индикатора, счетный вход счетчика  вл етс  тактовым входом устройства, выход триггера соединен с пр мым входом второго элемента И, выход которого соединен с -вторым входом элемента НЕРАВНОЗНАЧНОСТЬ , отличающеес  тем,
    что, с целью сокращени  оборудовани , выход первого элемента И соединен с инверсным входом второго элемента И.
SU864102280A 1986-05-28 1986-05-28 Устройство дл контрол схем сравнени SU1361560A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864102280A SU1361560A1 (ru) 1986-05-28 1986-05-28 Устройство дл контрол схем сравнени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864102280A SU1361560A1 (ru) 1986-05-28 1986-05-28 Устройство дл контрол схем сравнени

Publications (1)

Publication Number Publication Date
SU1361560A1 true SU1361560A1 (ru) 1987-12-23

Family

ID=21250808

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864102280A SU1361560A1 (ru) 1986-05-28 1986-05-28 Устройство дл контрол схем сравнени

Country Status (1)

Country Link
SU (1) SU1361560A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 473180, кл. G 06 F 11/26, 1973. Авторское свидетельство, СССР № 1012264, кл, G 06 F 11/26, 1981. *

Similar Documents

Publication Publication Date Title
US4298980A (en) LSI Circuitry conforming to level sensitive scan design (LSSD) rules and method of testing same
SU1361560A1 (ru) Устройство дл контрол схем сравнени
US3056108A (en) Error check circuit
SU1527631A1 (ru) Устройство дл контрол сумматора
SU473180A1 (ru) Устройство дл проверки схем сравнени
SU1012264A1 (ru) Устройство дл проверки схем сравнени
SU1218386A1 (ru) Устройство дл контрол схем сравнени
SU1224789A1 (ru) Устройство дл измерени временных интервалов
SU1029176A1 (ru) Устройство дл ввода аналоговой информации
SU1168952A1 (ru) Устройство дл контрол дискретной аппаратуры с блочной структурой
SU1255970A1 (ru) Дискриминатор логических сигналов
SU625209A1 (ru) Устройство дл проверки электрических цепей
SU1425608A1 (ru) Устройство дл выделени сигналов реверса
SU441532A1 (ru) Устройство дл обнаружени неисправностей в логических схемах
SU1287184A1 (ru) Устройство коммутации дл систем многоканального контрол и управлени
SU940162A1 (ru) Устройство дл контрол схем сравнени
SU1277385A1 (ru) Г-триггер
SU1177816A1 (ru) Устройство дл имитации неисправностей ЭВМ
SU1236485A1 (ru) Устройство дл контрол схем сравнени
SU1481772A1 (ru) Устройство дл фиксации неустойчивых сбоев
SU1264206A1 (ru) Устройство коммутации дл систем многоканального контрол и управлени
SU1193679A1 (ru) Устройство дл контрол логических блоков
SU1348838A2 (ru) Система дл контрол электронных устройств
SU1291985A1 (ru) Устройство дл контрол распределител импульсов
SU1501060A1 (ru) Самодиагностируемый парафазный элемент И