SU940162A1 - Устройство дл контрол схем сравнени - Google Patents

Description

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при реализации технических средств проверки электронных блокое дискретной автгалатики и вычислительных машин.

Известно устройство дл  контрол  схем сравнени , содержащее блок управлени  и два счетчика l .

Однако указанное устройство малопроиз1д водительно и практически непригодно дл  проверки схем сравнени  чисел больших форматов.

Наиболее близким к предлагаемому  вл етс  устройство дл  проверки схем ,5 сравнени , содержащее блок формировани  сигнала ошибки,, первый, второй, третий и четвертый триггеры, первый и второй регистры сдвига , причем единичный вььход первого триггера соединен с едшшч 20 ным входе второго триггера первым входом первого элемента И-ИЛИ, нулевой выход первого триггера соединен с первым входом второго элемента ,

единичный выход второго триггера соеди иен с первым шсодсм блока формировани  сигнала ошибки, выход которого  вл ет с  выходил устройства, выход контрой . руемой схемы сравнени  соединен с вторым входом блока формировани  сигнала ошибки, третий вход которого соединен с единичным выходом третьего триггера, выходы первого и второго элементов И-ИЛИ соединены с информационными вхом дами первого в второго регистров сдвига соответственно, информационные выходы первого в второго регистров сдвига со&динены с первым в BTOIM IM входами контролируемой схемы сравнени , выход переполнени  первого регистра сдвига соедв нен со счетным входом первого триггера и с вторыми входами перюго и второю 3i eue«toB И-44ЛИ, выход переполнени  второго регистра .сдвига соединен с .: третьими входамв первого н второго эл&«. ментов И-ИТШ в со счетным входок четвертого триггера, нулевой выход торого соединен с четвертыми входамв 3.64 первого и второго элементов И-ИЛИ, единичный выход четвертого триггера соединен с входом третьего триггера, тактовый вход устройства соединен с тактовыми входами первого и второго регистрйв сдвига 2 J. Известное устройство обладает недостаточно высокой надежностью функциониро вани , так как любой сбой регистров сдви га приводит к рассогласованию истинного сигнала сравнени  с задаваемым соответствующими , триггерами управлени . В этом случае блок формировани  сигнала ошибки выдает ложный сигнал. Указанный неДостаток обусловлен тем, что в извести ном устройстве число А формируетс  первым регистром сдвига, а число В - вторым . Регистры непосредственно св заны с входами провер емой схемы сравнени , следовательно, они определ ют, какой сиг нал будет на выходе этой схемы. В то врем  информацию о том, какой должен быть сигнал на выходе схемы сравнени  задают триггеры, состо ни  которых в общем случае.не завис т от состо ний указанных регистров сдвига. . Цель изобретени  - повышение надежности работы устройства. Поставленна  цель достигаетс  тем. что в устройство дл  контрол  схем сравнени , содержащее блок фик:сации9ошибки, эп&леит И, первый и второй триггеры, причем единичные выходы первого и второ го триггеров соединены соответственно с первым и вторым входами блока фиксации ошибйи, выход которого  вд етс  выходом устройства, информационный вход устройства соединён с третьим входом блока фиксации ошибки, введены счетчик, дешифратор, перва  и втора  группа элементов И и элемент задержки, причем так товый вход устройства соединен со счет ным входом первого триггера, единичный выход которого соединен со счетным вхоHVM второго триггера, с первым входом элемента И, с первыми входами всех ; элементов И первой группы, единичный . выход второго триггера соединен с первыми входами всех элelvffeнтoв И второй группы, со счетным входом счетчика и с вторым входом элемента И, выход которого через элемент задержки соединен с установочными входами первого и второго триггеров, информационные выходы счетчика соединены с входами дешифратора , каждый выход которого соединен с вторыми входами соответствующих элементов И первой и второй групп, выхэды элеметггов И первой и второй грутш обра5 зуют первую и вторую группу выходов устройства. На чертеже представлена функциональна  схема предлагаемого устройства. Устройство содержит контролируемую схему 1 сравнени ,- счетчик 2, первый з и второй 4 триггеры, блок 5 фиксации ошибки тактовый вход 6 устройства, дешифратор , первую 8 и вторую 9 груп- пу элементов И, элемент И 10 и элемент 11 задержки. Перед началом работы счетчик 2 устанавливаетс  в нулевое состо ние, а тртгг ,геры 3 и 4 в состо ние 10 (цены установки не показаны). При этом на вход контролируемой схемы сравнени  поступает число (возбужден первый .выход дешифратора) и число , на выходе схемы сравнени  при правильной ее работе по вл етс  сигнал ха (А 7В). С поступлением первого тактового импульса первый триггер 3 устанавливаетс  в нулевое состо ние, отключает от выходов дешифратора первую группу входов схемы сравнени , а на вторую группу входов схемы сравнени  подаетс  сиг нал . Схема сравнени  при правильной работе должна выработать сигнал KQ(), с поступлением второго импульса на тактовый вход 6 устройства триггеры 3 и 4 устанавливаютс  в единичное состо ние и, тем самым, на первую и вторую группу входов схем -сравнени  поданы равные числа, а контролируема  схема сравнени  на своем выходе должна выработать сигнал х (). До поступлени  третьего импульса на вход 6 устройства сигнал с выхода элемента 11 задержки устанавливает триггеры 3 и 4 в состо ние 10, а счетчик 2 - в состо ние 1. Длительность задершски элемента 11 должна быть больше времени, необходимого дл  сравнени  двух чисел, но меньше, чем период между двум  тактовыми сигналами. Таким образом, каждый третий тактовый импульс вызывает увеличение значени  счетчика 2 на единицу, на выходе дешифратора 7 возбуждаетс  следуюша  шина и осуществл етс  проверка следующих входов контролируемой схемы сравнени . Через К переходов счетчика, что соответствует ЗК тактам на входе устройства заканчиваетс  полный цикл контрол  схемы 1. Работа логического блока 5 строитс  в соответствии с таблицей состо ний.

Люба  друга  комбинашш сигналов на входе блока 5 вызьтает на его выходе сигнал логической единицы, указываю- щий на неисправность контролируемой схемы сравнени .

Устройство дл  контрол  схем сравнени  обладает повышенной надежностью функционировани , так как счетчик с дешифратором не вли ет на то, какой сигнал сравнени  выработан провер емой схемой, а служат только дл  подвижени  нул  (единицы) по всем разр дам чисел А и В. Кроме того, счетчик с дешифратором исключают возможность про влени  нескольких нулей (единиц) на входах провер емой схемы. При таком построении при ненадежном счетчике имеем надежное устройство , так как сбой в счетчике приводит только к изменению номера разр да сравниваемых чисел, на который должен поступить нуль (единица). Подача же этого

нул  (единицы) непосредственно на вход числа А, или числа В, или того и другого вместе определ етс  только состо ни ми триггеров 3 и 4. Состо ни  же этих триггеров однозначно расшифровываютс  логическим блоком 5 в жестком соответ ствии с соотношением чисел А и В. Таким образом, функции формировани  соотлошени  чисел на входах схемы сравнени  и выдача информации об этом соотношении, т. е. выдача информации об истинном. сигнале сравнени , выполн ют одни и те же триггеры 3 и 4, что исключает выработку ложных сигналов ошибки блоком 5 даже при ненадежной работе любого из приме- н адых в сх«ле двустабильных элементов; Применение деши4 атора, кроме указа ных преимуществ позвол ет непосредственно управл ть цифровыми индикаторами дл  получени  визуальной инфсфмашга. о сравниваемых числах.

Ф о р м у л а из об р е т е н и   Устройство дл  контрол  схем сравнени , содержащее блок фиксации ошибки, элемент И, первый и второй триггеры, причем единичные выходы первого и второго триггеров соединены соответственно с первым и вторым входами блока фиксации ошибки, выход которогЪ  вл етс  вь ходом устройства, информационный вход устройства соединен с третьим входом блока фиксации ошибки, отличающеес  тем, что, с целью повышени  надежности работы, в него введены счет чик, дешифратор, 1юрва  и втора  группа элементов И и элемент задержки, причем тактовый вход устройства соединен со счетным входом первого триггера, единич ный выход которого соединен со счетным вхйдом второго триггера, с первым входсм элемента И, с первыми входами всех элементов И первой группы, единичный выход второго триггера соединен с первы« ми входами всех элементов И второй , со счетным входом счетчика и с втое рым входом элемента И, выход которого через элемент задержки соединен с установочными входами первого и второго триггеров, информационные выходы счет5ика соединены с входами дешифратора, каждый выход которого соединен с вторыми входами Соответствующих элементов И первой и второй групп, выходы элементов И первой и второй групп образуют соответственно первую и вторую группу выходов устройства. Источники информации, прин тые во внимание при экспертиве 1. Авторское свидетельство СССР № S843O9, кл. G06F 11/ОО. 1975. 2. Авторское свидетельство СССР по за вке № 2661590/18-24, кг. Q06 Р: 11/02, 1978 (прототтп)..

ОН

Claims (1)

1. Формула изобретения

   Устройство для контроля схем сравнения, содержащее блок фиксации ошибки, элемент И, первый и второй триггеры, причем единичные выходы первого и второго триггеров соединены соответственно с первым и вторым входами блока фиксации ошибки, выход которого является выходом устройства, информационный вход устройства соединен с третьим входом блока фиксации ошибки, отличающееся тем, что, с целью повышения надежности работы, в него введены счетчик, дешифратор, первая и вторая группа элементов И и элемент задержки, причем тактовый вход устройства соединен со счетным входом первого триггера, единичный выход которого соединен со счетным входом второго триггера, с первым входом элемента И, с первыми входами всех элементов И первой группы, единичный выход второго триггера соединен с первы-¹ ми входами всех элементов И второй группы, со счетным входом счетчика и с вто* рым входом элемента И, выход которого через элемент задержки соединен с установочными входами первого и второго триггеров, информационные выходы счетчика соединены с входами дешифратора, каждый выход которого соединен с вторыми входами - соответствующих элементов И первой и второй групп, выходы элементов И первой и второй групп образуют соответственно первую и вторую группу выходов устройства.

   I