SU1003338A2 - Многоканальный коммутатор - Google Patents

Многоканальный коммутатор Download PDF

Info

Publication number
SU1003338A2
SU1003338A2 SU813347068A SU3347068A SU1003338A2 SU 1003338 A2 SU1003338 A2 SU 1003338A2 SU 813347068 A SU813347068 A SU 813347068A SU 3347068 A SU3347068 A SU 3347068A SU 1003338 A2 SU1003338 A2 SU 1003338A2
Authority
SU
USSR - Soviet Union
Prior art keywords
stage
shift register
blocks
input
written
Prior art date
Application number
SU813347068A
Other languages
English (en)
Inventor
Аркадий Менделеевич Александр
Николай Николаевич Куровцев
Михаил Вениаминович Генусов
Михаил Яковлевич Поздняков
Original Assignee
Предприятие П/Я Р-6120
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6120 filed Critical Предприятие П/Я Р-6120
Priority to SU813347068A priority Critical patent/SU1003338A2/ru
Application granted granted Critical
Publication of SU1003338A2 publication Critical patent/SU1003338A2/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

Изобретение относится к импульсной технике и может быть использовано при диагностике и контроле электронных устройств.
По основному авт. св, № 940301 . известен многоканальный коммутатор, содержащий η блоков, каждый из которых состоит из счетчика, дешифратора и к релейных элементов, а также распределитель и регистр памяти [13.
Недостаток устройства - низкая надежность работы.
Цель изобретения - повьвнение надежности.
Поставленная цель достигается тем, что в многоканальный коммута. тор, содержащий п блоков, каждый из которых состоит из соединенных последовательно счетчика, дешифратора и к релеййых элементов, выходы которых объединены и подключены к соответствующей выходной шине, соединенные последовательно регистр памяти и распределитель, причем информационные входы счетчика каждого бло1 ка и регистра памяти соединены с соответствующими информационными шинами, а счетные и управляющие входы счетчика каждого блока подключены к соответствующим выходам распределителя, при этом входные шины релейных элементов всех блоков соответственно объединены, введены дополнительные m блоков, каждый из которых содержит к релейных элементов, сдвиговый регистр и генератор импульсов, информационные«входы которого соединены с информационными шинами, а выход подключен к входу синхронизации сдвигового регистра, управляющие входа которого, а также управляющий вход генератора импульсов соединены с соответствующими выходами распределителя, при этом выхода сдвигового регистра подключены к входам соответствующих релейных элементов, другие входы которых соединены с соответствующими входными шинами, а выходы объединены и подключены к соответствующей выходной шине.
На чертеже представлена структурная схема устройства.
Многоканальный коммутатор содержит η блоков 1, состоящих из последовательно соединенных счетчика 2, дешифратора 3, к выходу которого подключены управляющие входы релейных элементов 4, количество которых в
1003'338 каждом блоке к, распределитель 5 импульсов, регистр 6 памяти, информационные входы которого соединены с информационными входами счетчиков 2 и с- информационными шинами 7,. шину 8 синхронизации, входные шины 9, выходные шины 10, шину 11 записи, дополнительные m блоков 12, каждый из которых содержит к релейных элемен тов 4, сдвиговый регистр 13 и генератор 14 импульсов.
Количество блоков 1 и 12 определяется функциональным назначением многоканального коммутатора. При исполь-’ зованди его для диагностики и контроля электронных устройств и контроля монтажных структур достаточно .двух блоков 1 и одного блока 12.
При использовании многоканального коммутатора для измерений с подачей испытательных сигналов количество блоков 1 и 12 зависит от количества испытательных сигналов, одновременно подаваемых на объект контроля.
Коммутатор работает следующим образом.
В блоках 1 может быть включен только один релейный элемент 4 из к, а в блоках 12 - любое количество релейных элементов 4 в любом сочетании. Для этого необходимо 8 этапов работы.
этап. Подготовка числа 0, которое необходимо записать в сдвиговый регистр 13, например I раз.
По сигналу Запись, поступающему с шины 11, записывается закодированное число в регистр 6 памяти. Эта информация через распределитель 5 поступает на вход сдвигового регистра 13, таким образом выставляется логический 0, подготавливается прохождение синхросигнала с шины 8 на вход генератора 14 импульсов.
этап. Запись логических 0 в сдвиговый регистр 13.
На шинах 7 выставляется число, равное 1, которое по синхросигналу с шины 8, проходящему через распределитель 5, поступает в генератор 14 импульсов. Генератор 14 импульсов формирует серию импульсов, равную 1, и подает их на синхровход сдвигового регистра 13. Таким образом, в сдвиговом регистре 13 записывается 1 логических 0.
этап. Подготовка числа 1, которое необходимо записать в сдвиговый регистр 13 I раз.
Этот этап аналогичен 1 этапу, но лишь с той разницей, что на входе сдвигового регистра 13 выставляется логическая 1.
этап. Запись логических 1 в сдвиговый регистр 13. Этот этап аналогичен 2 этапу, только количество логических 1 равно I.
этап. Подготовка числа 0, которое необходимо записать в сдвиговом регистре 13, производится аналогично 1 этапу.
этап. Запись логического 0 в сдвиговый регистр 13 производится аналогично 2 этапу.
этап. Подготовка числа 1, которое необходимо записать в сдвиговый регистр 13, производится аналогично 3 этапу.
этап. Запись логической 1 в сдвиговый регистр 13 производится аналогично 2 этапу. По окончании этапа будут включены и выключены выбранные Элементы 4.
Таким образом, в блоке 12 может быть включено любое количество релейных элементов 4, в отличие от блока 1, где может быть включен только один релейный элемент 4.
При проверке объемного монтажа предлагаемый многоканальный коммутатор позволяет одним измерением проверить наличие или отсутствие замыканий между несколькими точками сразу, что повышает его -надежность.

Claims (1)

  1. каждом блоке k, распределитель 5 им пульсов, регистр 6 пам ти, информационные входы которого соединены с информационными входами счетчиков 2 и с- информационными шинами 7,, шину 8 синхронизации, входные шины 9, выходные шины 10, шину 11 записи, дополнительные m блоков 12, каждый из которых содержит k релейных элем тов 4, сдвиговый регистр 13 и генератор 14 импульсов. Количество блоков 1 и 12 определ етс  функциональным назыачением мног канЪльного коммутатора. При исполь ован 1и его дл  диагностики и контрол  электронных устройств и контрол  монтажных структур достаточно ,двух блоков 1 и одного блока 12. При использовании многоканального коммутатора дл  измерений с по дачей испытательных сигналов количес во блоков I и 12 зависит от количества испытательных сигналов, одновремен но подаваемых на объект контрол . Коммутатор работает следующим об разом. В блоках 1 может быть включен то лько один релейный элемент 4 из k, а в блоках 12 - любое количество ре лейных элементов 4 в любом сочетании . Дл  этого необходимо 8 этапов работы. 1этап. Подготовка числа О, ко торое необходимо записать в сдвиговый регистр 13, например I раз. По сигналу Запись, поступающему с шины 11, записываетс  закоди рованное число в регистр б пам ти. Эта информаци  через распределитель 5 поступает на вход сдвигового регистра 13, таким образом выставл ет с  логический О, подготавливаетс  прохождение синхросигнала с шины 8 на вход генератора 14 импульсов. 2.этап. Запись логических О в сдвиговый регистр 13. На ишнах 7 выставл етс  число, равное 1, которое по синхросигналу с шины 8, проход шему через распределитель 5, поступает в генератор 1 импульсов. Генератор 14 импульсов формирует серию импульсов, равную 1, и подает их на синхровход сдвиго вого регистра 13. Таким образом, в сдвиговом регистре 13 записываетс  I логических О. 3этап. Подготовка числа 1, ко торое необходимо записать в сдвиговый регистр 13 I раз. Этот этап аналогичен 1 этапу, но ли111ь с той разницей, что на входе сдвигового регистра 13 выставл етс  логическа  1. 4этап. Запись логических 1 в сдвиговый регистр 13. Этот этап аналогичен 2 этапу, только количество логических 1 равно I. 5этап. Подготовка числа О, ко- торое необходимо записать в сдвиговом регистре 13, производитс  аналогично 1 этапу. 6этап. Запись логического О в сдвиговый регистр 13 производитс  аналогично 2 этапу. 7этап. Подготовка числа 1, которое необходимо записать в сдвиговый регистр 13, производитс  аналогично 3 этапу. 8этап. Запись логической 1 в сдвиговый регистр 13 производитс  аналогично 2 этапу. По окончании 8 этапа будут включены и выключены выбранные элементы 4, Таким образом, в блоке 12 может быть включено любое количество релейных элементов 4, в отличие от блока 1, где может быть включен только один релейный элемент 4. При проверке объемного монтажа предлагаемый многоканальный коммутатор позвол ет одним измерением проверить наличие или отсутствие залыканий между несколькими точками сразу, что повышает его -надежность. Формула изобретени  Многоканальный коммутатор по авт. св. 940301, о т ли чающийс   тем, что, с целью повьпмени  надежности , в него введены дополнительные m блоков, каждый из которых содержит k релейных элементов, сдвиговый регистр и генератор импульсов, информационные входы которого соединены с информационными шинами, а выход подключен к входу синхронизации сдвигового регистра, управл ющие входы которого, а также управл ющий вход генератора импульсов соединены с соответствующими выходами распределител , при этом выходы сдвигового регистра подключены к входам соответствующих релейных элементов, другие входы которых соединены с соответствующими входными шинами, а выходы объединены и подключены к соответствукотей выходной шине. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 940301, кл. Н 03 К 17/04, 1981.
SU813347068A 1981-10-15 1981-10-15 Многоканальный коммутатор SU1003338A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813347068A SU1003338A2 (ru) 1981-10-15 1981-10-15 Многоканальный коммутатор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813347068A SU1003338A2 (ru) 1981-10-15 1981-10-15 Многоканальный коммутатор

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU940301A Addition SU181091A1 (ru)

Publications (1)

Publication Number Publication Date
SU1003338A2 true SU1003338A2 (ru) 1983-03-07

Family

ID=20980061

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813347068A SU1003338A2 (ru) 1981-10-15 1981-10-15 Многоканальный коммутатор

Country Status (1)

Country Link
SU (1) SU1003338A2 (ru)

Similar Documents

Publication Publication Date Title
SU1003338A2 (ru) Многоканальный коммутатор
SU1644168A1 (ru) Самодиагностируемое парафазное асинхронное логическое устройство
SU1674056A1 (ru) Многоканальный измеритель временных интервалов
SU1325727A1 (ru) Устройство дл мажоритарного включени резервируемых логических блоков
SU1354194A1 (ru) Сигнатурный анализатор
SU1578714A1 (ru) Генератор тестов
RU2030107C1 (ru) Парафазный преобразователь
SU1151971A1 (ru) Устройство дл задани тестов
SU1315982A1 (ru) Устройство тестового контрол цифровых блоков
SU1569833A1 (ru) Устройство дл распределени импульсов с контролем
SU1524069A1 (ru) Устройство дл контрол и измерени допустимого разброса параметров
SU1596438A1 (ru) Устройство дл формировани импульсных последовательностей
SU1354195A1 (ru) Устройство дл контрол цифровых узлов
RU1790783C (ru) Устройство дл контрол логических узлов
SU1290537A1 (ru) Преобразователь последовательного кода в параллельный
SU1597881A1 (ru) Устройство дл контрол дискретных сигналов
SU1226655A1 (ru) Пересчетное устройство
SU1348838A2 (ru) Система дл контрол электронных устройств
SU1359904A1 (ru) Устройство контрол двоичных счетчиков с последовательным вводом информации
SU1661770A1 (ru) Генератор тестов
SU1100766A1 (ru) Устройство дл индикации отказов в резервированных системах
SU1451701A1 (ru) Мажоритарное микропроцессорное устройство
SU1175022A1 (ru) Устройство дл контрол серий импульсов
SU1640822A1 (ru) Преобразователь частоты в код
SU930621A1 (ru) Устройство дл формировани частотно-импульсных последовательностей