SU1596438A1 - Устройство дл формировани импульсных последовательностей - Google Patents

Abstract

Изобретение может быть использовано в устройствах автоматики, вычислительной техники и в контрольно-измерительных системах. Целью изобретени   вл етс  повышение надежности и расширение функциональных возможностей. Дл  достижени  цели в устройство дл  формировани  импульсных последовательностей введены элементы ИЛИ 1-6, элемент И 21, блок 23 пам ти, элемент И-ИЛИ 25, дешифраторы 16, 17, счетчик 12 импульсов, счетчики-делители 14, 15, одновибратор 19. Устройство также содержит триггеры 7-11, блок 22 пам ти, регистр 24, генератор 18, элемент И 20. 1 ил.

Description

Кадслоба

Гбо

Изобретение относитс  к импульсной технике и может, быть использовано в устройствах автоматики, вычислительной техники и контрольно-измерительных системах.

Цель изобретени  - повышение надежности и расширение функциональных возможностей .

На чертеже приведена функциональна  схема устройства дл  формировани  импульсных последовательностей.

, Устройство содержит элементы ИЛИ 16 , триггеры 7-11, счетчики 12 и 13 импульсов , счетчики-делители 14 и 15, дешифраторы 16 и 17, генератор 18, одновибратор 19, элементы И 20 и- 21, блоки пам ти 22 и 23, регистр 24, элемент И-ИЛИ 25, шины КОД СЛОВА 26, шину УСТАНОВКА 27, первую шину 28 ПУСК, вторую шину 29 ПУСК, шину 30 ВЫХОД, причем генератора 18 соединен с первым входом первого элемента И 20, перва  и втора  группы выходов счетчика 13 соединены с первой и второй группами адресных входов первого блока 22 пам ти, первый вход первой группы И элемента И-ИЛИ 25 соединен с выходом регистра 24, информационные входы, которого соединены с шинами 26 КОД СЛОВА, вход управлени  - с выходом RSтриггера 9, с первым входом элемента И 21 и со вторым входом первой группы И элемента И-ИЛИ 25, а вход сдвига - с выходом элемента ИЛИ 6, первый вход которого соединен с выходом элемента И 21, а второй вход- с первым выходом дешифратора 17, второй выход которого соединен с S-входом RS-триггера 9, R-вход которого соединен с выходом элемента ИЛИ 4, первый вход которого соединен с шиной 27 УСТАНОВКА и с вторыми входами элементов ИЛИ 1 и 5, а второй вход - с R-входом RS-триггера 11 и с третьим выходом дешифратора 17, четвертый выход которого соединен с первым входом элемента ИЛИ 5, выход которого соединен с S-входом RSтриггеров 10 и 11, выход RS-триггера 10 соединен с R-входом счетчика 13, перва  группа выходов которого соединена с первой группой входов дешифратора 17, втора  группа выходов - со второй группой входов дешифратора 17 и с первой группой адресных входов блока 23 пам ти, втора  группа адресных входов которого соединена с выходами счетчика 12 и с входами дешифратора 16, управл ющий вход - с выходом RS-триггера 11, а выход - с входом четвертой группы И элемента И-ИЛИ 25, выход которого соединен с шиной 30, первые входы в .орой и третьей групп И элемента ИИЛИ 25 соединены соответственно спервым и вторым входами блока 22 пам ти, второй вход первой группы И элемента ИИЛИ 25 соединен с выходом RS-триггера 9 и с первым входом элемента И 21 и входом

управлени  регистра 24, второй вход третьей группы И элемента И-ИЛИ 25 соединен с выходом RS-триггера 8 и с вторым входом элемента ИЛИ 3, выход которого соединен со вторым входом элемента И 20,

0 выход которого соединен с тактовым входом счетчика-делител  14, R-вход которого соединен с Я-входами счетчика-делител  15, RS-триггеров 7 и 8, счетчика 12 и с выходом элемента ИЛИ 1, а выход - со вторым входом элемента И 21, с тактовым входом счетчика 13 с тактовым входом счетчика-делител  15, выход которого соединен с тактовым входом счетчика 12 и с управл ющим входом дешифратора 16, первый, второй, третий выходы которого соединены с входами элемента ИЛИ 2, выход которого через одновибратор 19 соединен с R-входом RS-триггера 10, четвертый выход дешифратора 16 соединен с первым входом

5 элемента ИЛИ 1, перва  шина 28 ПУСКА соединена с S-9xoдoм RS-триггера 7, втора  шина 29 ПУСКА соединена с S-входом RSтриггера 8.

В исходном состо нии на шины 28 и 29

0 поданы нулевые потенциалы, на шину 27 -единичный потенциал, на шинах26 установлен код слова.

Триггера 7-9 счетчики 12-15 наход тс  в нулевом состо нии, триггеры 10 и 11 - в

5 единичном состо нии.

Устройство работает следующим образом .

После установки нулевого потенциала на шине 27 УСТАНОВКА разрешаетс  рабо0 та счетчиков 12, 14, 15, триггеров 7-11.

Дл  формировани  импульсной последовательности первого вида на шину 28 подаетс  импульс, который устанавливает на выходе RS-триггера 7 единичный потенциал, который, проход  через элемент ИЛИ 3, разрешает прохождение тактовой частоты генератора 18 через элемент И 20 на счетный вход счетчика-делител  14, коэффициентом делени  которого определ етс 

0 период между разр дами информации формируемой импульсной последовательности .

Импульсный сигнал с периодом тс выхода счетчика-делител  14 поступает на

5 счетный вход счетчика-делител  15, коэффициент делени  которого определ ет период Т следовани  пакетов, информации формируемой импульсной последовательности.

Импульсный .сигнал с периодом Т с выхода счетчика-делител  15 поступает на

вход счетчика 12 и стробирующий вход дешифратора 16. Этими элементами определ етс  число пакетов информации в формируемой импульсной последовательности .

В данном устройстве рассматриваетс  последовательность, в которой число пакетов равно 3. Соответственно синхросигналы пакетов с первого, второго и третьего выходов дешифратора 16 объедин ютс  на элементе ИЛ И 2.

. Сиг алом с четчертого выхода дешифратора 16, проход щим через элемент ИЛИ 1, счетчик 12, счетчики-делители 14 и 15, триггеры 7 и 8 устанавливаютс  в нулевое состо ние.

По переднему фронту первого синхросигнала одновибратор 19 выдает короткий импульс, которым триггер 10 устанавливаетс  в нулевое состо ние и соответственно разрешаетс  работа адресного счетчика 13. Начинаетс  формирование слов первого пакета .

Первым импульсом сигнала счетчикаделител  14 на первой (старшей) и второй (младшей) группе выходов адресного счетчика 13 устанавливаетс  код 0001 (на первой группе выходов код 00, на второй - код 01), равный коду адреса первой строки блока 22 пам ти, на первом и втором выходах которого по в тс  потенциалы, соответствующие значени м первого разр да первого слова пакетов информации формируемой импульсной последовательности.

На шину 29 через элемент И-ИЛ1/125 пройдет потенциал с первого выхо; 1а блока пам ти 22, так как на первом управл ющем входе элемента И-ИЛ И 25 присутствует единичный потенциал с выхода триггера 7, т.е. формируетс  импульсна  последовательность первого вида.

Соответственно вторым импульсом сигнала счетчика-делител  14 на выходах счетчика 13 устанавливаетс  код 0010 (на первой группе выходов код 00, на второй группе выходов код 10), и на шину 29 проходит потенциал с первого выхода блока пам ти 22, соответствующий второму разр ду первого слова первого пакета информации формируемой импульсной последовательности .

Соответственно, i-ым импульсом счетчика-делител  14 на выходах счетчика 13 устанавливаетс  код i-й строки блока 22, и в соответствии с описанным на шине 29 формируетс  i-й разр д первого слова первого пакета.

Так как пакет информации может содержать m i-разр дных слов, то перебор адресов блока пам ти 22 счетчиком 13

продолжаетс  до пт i адреса. По (т- i+ 1) состо ниюсчетчика 13 дешифратор 17 по четвертому выходу формирует импульс (конец пакета), которым триггер 10 устанавливаетс  в нулевое состо ние, которым счетчик 13 также устанавливаетс  в нулевое состо ние. В процессе перебора адресов счетчиком 13 на выходах блока пам ти 22 формируютс  потенциалы, соответствующие записанным кодам. Также в процессе перебора адресов счетчиком 13 на адрес i-x дешифратором 17 по первому выходу формируетс  импульс, который, проход  через элемент ИЛИ 8 на вход с регистратора 24,

5 записываетс  в него параллельный код шин 26 и соответствующий коду второго слова пакетов. На вход регистра 24 в этот момент поступает нулевой потенциал, соответствующий режиму параллельной записи регист0 ра24.

Второе слово пакета формируетс  следующим образом. По адресу i+1 счетчика 13 на втором выходе дешифратора 17 формируетс  импульс, который устанавливает

5 триггер 9 в единичное состо ние, которым регистр 24 переводитс  в режим последовательного сдвига, а на вход С через элемент И 21 и элемент ИЛИ 6 разрешаетс  прохождение импульсов сдвига. Последовательный

0 1-разр дный код с выхода регистра 24 проходит через элемент И-ИЛИ 25 на шину 30 на месте второго слова пакета,

По адресу 2 1+1 на третьем выходе дешифратора 17 формуфуетс  импульс, который устанавливает триггер 9 в нулевое состо ние, которым запрещаетс,  прохождение сдвигающ х импульсов на регистр 24 через элементы И 21 и ИЛИ 6,

Также импульсом с третьего выхода дешифратора 17 триггер 11 устанавливаетс  в нулевое состо ние, которым разрешаетс  работа блока пам ти 23, т.е, начинаетс  формирование третьего слова первого пакетэ . Соответственно на выходе блока пам ти

5 23 последовательно формируютс  потенциалы а соответствии с записанными в блок пам ти 23 кодом третьегослова дл  первого пакета. Этот потенциальный код проходит через элемент И-ИЛИ 25 на шину 30 на

0 месте третьего слова. Импульсом с четвертого выхода дешифратора 17, проход щим через элемент ИЛИ 5, триггер 11 устанавливаетс  в единичное состо ние, которым запрещаетс  работа блока пам ти 23.

5 Формирование слов первого пакета закончилось .

t

Формирование слов второго пакета начинаетс  со второго импульса одновибратора 19 в соответствии с описанным. Место треть

Claims (1)

1. Формула изобретения

   Устройство для формирования импульсных последовательностей, содержащее генератор импульсов, выход которого соединен с первым входом первого элемента И, первый счетчик импульсов, первая и вторая группы выходов которого соединены с первой и торой группами адресных входов первого блока памяти, регистр, пять триггеров, отличающееся тем, что, с целью повышения надежности и расширения фугкциональных возможностей, в него введены шесть элементов ИЛИ, второй счетчик импульсов, первый и второй счетчики-делители, первый и второй дешифраторы, одновибратор, второй элемент И, второй блок памяти и элемент И-ИЛИ, первый вхйд первой группы элементов И которого соеди.нен с выходом регистра, информационные входы которого соединены с шиной "Код слова", вход управления соединен с выходом первого триггера, с первым входом второго элемента И и с вторым входом первой группы элементов И элемента И-ИЛИ, а вход сдвига регистра соединен с выходом первого элемента ИЛИ, первый вход которого соединён с выходом второго элемента И, а второй вход соединен с первым выходом первого дешифратора, второй выход которого соединен с 5-входом первого триггера, Л-вход которого соединен с выходом второго элемента ИЛИ, первый вход

   которого соединен с шиной "Установка" и с вторыми входами третьего и четвертого элементов ИЛИ, второй вход второго элемента ИЛИ соединен с Л-входом пятого триггера и с третьим выходом первого дешифратора, установочный выход которого соединен с первым входом четвертого элемента ИЛИ, выход которого соединен с 5-входом пятого триггера и с 5-входом третьего триггера, выход которого соединен с Р-входом первого счетчика импульсов, первая группа выходов которого соединена с первой группой входов первого дешифратора, а вторая группы выходов соединена с второй группой входов первого дешифратора и с первой группой адресных входов второго блока памяти, вторая группа адресных входов которого соединена с выходами второго счетчика импульсов и с входами второго дешифратора, управляющий вход второго блока памяти соединен с выходом пятого триггера, а выход второго блока памяти соединен с входом четвертой группы элементов И элемента И-ИЛИ, выход которого соединен с шиной "Выход”, первые входы второй и третьей группы элементов И элемента И-ИЛИ соединены соответственно с первым и вторым выходами первого блока памяти, второй вход второй группы элементов И элемента И-ИЛИ соединен с выходом четвертого триггера и с первым входом шестого элемента ИЛИ, второй вход третьей группы элементов И элемента И-ИЛИ соединен с выходом второго триггера и с вторым входом шестого элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, выход которого соединен с тактовым входом первого счетчика-делителя, Л-вход которого соединен с Л-входом второго счетчика-делителя, четвертого и второго триггеров, второго счетчика импульсов и с выходом третьего элемента ИЛИ, а выход первого счетчика-делителя соединен с вторым входом второго элемента И, с тактовым входом первого счетчика импульсов, с тактовым входом второго счетчика-делителя, выход которого соединен с тактовым входом второго счетчика импульсов и с управляющим входом второго дешифратора, первый, второй и третий выходы которого соединены с входами пятого элемента ИЛИ, выход которого через одновибратор соединен с Л-входом третьего триггера, четвертый выход второго дешифратора соединен с . первым входом третьего элемента ИЛИ, первая и вторая шины "ПУСК" соединены соответственно с 5-входами четвертого и второго триггеров.