SU1325727A1

SU1325727A1 - Устройство дл мажоритарного включени резервируемых логических блоков

Info

Publication number: SU1325727A1
Application number: SU853928827A
Authority: SU
Inventors: Виктор Михайлович Лисенков; Дмитрий Валерьевич Шалягин; Григорий Александрович Казимов; Ирина Ивановна Разинова; Петр Филимонович Бестемьянов; Александр Васильевич Вековищев
Original assignee: Московский Институт Инженеров Железнодорожного Транспорта
Priority date: 1985-07-15
Filing date: 1985-07-15
Publication date: 1987-07-23

Abstract

Изобретение может быть использовано в системах автоматики повышенной надежности. Цель изобретени - расширение функциональных возможностей устройства. Устройство содержит резервируемые логические блоки 1, п каналов 2 формировани , блок 3 синхронизации и запуска и элемент ИЛИ 4. Введение мажоритарных элементов 6 и 7, п элементов НЕ 8, п формирователей 9 контрольного сигнала, формировател 10 эталонного сигнала и генератора 11 тактовых импульсов обеспечивает возможность контрол высоко- частотньк сигналов низкочастотной ап- патурой. В описании представлены примеры выполнени канала 2 формировани и формировател 10 эталонного сигнала. 2 з.п. ф-лы, 1 ил. сл Ош: ND СП ю

Description

5

Изобретение относитс к импульсной технике и может быть использовано в системах автоматики ловыгаенной надежности.

Целью изобретени вл етс расширение функциональных возможностей устройства за счет обеспечени возможности контрол высокочастотньк сир- налов низкочастотной аппаратурой. ю

На чертеже представлена функциональна схема устройства.

Устройство дл мажоритарного включени резервируемых логических блоков содержит резервируемые логические 15 блоки 1, выход каждого из которых подключен к первому входу соответствующего п канала 2 формировани , вторые входы п каналов. 2 формировани объединены между собой и подключены к 20 .входам резервируемых логических блоков 1 и к выходу блока 3 синхронизации и запуска, выходы п каналов 2 формировани подключены через элемент ИЛИ 4 к вькодной шине 5 устройства, первый и второй мажоритарные элементы 6 и 7, п элементов НЕ 8, п формирователей 9 контрольного сигнала, формирователь 10 эталонного сигнала и генератор-11 тактовых импульсов, 30 выход которого подключен к первым входам формировател 10 эталонного сигнала и п формирователей 9 контрольного сигнала, выход каждого из которых подключен к третьему входу соот- 35 ветствующего из п каналов 2 формиро- ,вани , четвертые входы п каналов 2 формировани объединены между собой и подключены к выходу формировател 10 эталонного сигнала, вторые входы 40 формировател 10 эталонного сигнала и п формирователей 9 контрольного сигнала подключены к выходу блока 3 синхронизации и запуска, третий вход каждого из п формирователей 9 кон- 45 трольного сигнала подключен к входам первого мажоритарного элемента 6, к выходу соответствующего резервированного логического блока 1 и через соответствующий элемент НЕ 8 к входам 50 второго мажоритарного элемента 7, выходы первого 6 и второго 7 мажоритарных элементов подключены к третьему и четвертому входам формировател 10 эталонного сигнала, причем выход пер- 55 вого элемента НЕ 8 подключен к четвертому входу п-го формировател 9 контрольного сигнала, выход каждого Лоследующего элемента НЕ 8 подключен

13257272

к четвертому входу предыдущего формировател 9 контрольного сигнала.

Каждый из п каналов 2 формировани содержит последовательно включенные мажоритарный элемент 12, элемент ИЛИ 13 с задержкой, согласующий элемент 14 и элемент 15 индикации , а также коммутирующий элемент 16, первый вход которого подключен к входу согласующего элемента 14 и к первому входу мажоритарного элемента 12, второй вход которого вл етс вторым входом канала формировани , второй вход коммутирующего элемента 16 вл етс первым входом канала формировани , третий и четвертый входы мажоритарного элемента 12 вл ютс третьим и четвертым входами канала формировани , выход коммутирующего элемента 16 вл етс вькодом канала формировани .

Формирователь 10. эталонного сигнала и каждый из п формирователей 9 контрольного сигнала содержит последовательно соединенные мультиплексор 17, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 18, интегратор 19, элемент ИЛИ-НЕ 20, двоичный счетчик 21 и триггер 22, выход которого подключен к первым адресному и информационному входам муль типлексора 17, управл ющий вход которого соединен с вькодом переноса двоичного счетчика 21 и счетным входом триггера 22, вход сброса которого подключен к второму входу элемента ИЛИ-НЕ 20, который вл етс вторым входом формировател , выход последнего разр да двоичного счетчика 21 вл етс выходом формировател , счетный вход двоичного счетчика 21 вл етс первым входом формировател , а вторые адресные и информационные входы мультиплексора 17 вл ютс третьим и четвертым входами формировател .

Мажоритарный элемент 12 состоит из элемента ИЛИ, выход которого подключен к входам элементов И. Элемент ИЛИ 13 с задержкой состоит из первого элемента ИЛИ, выход которого подключен непосредственно и через элемент задержки к входам второго элемента ИЛИ.

Устройство работает следующим образом .

При одинаковых си.гналах на выходах логических блоков 1 (все блоки исправны) и кратковременной подаче

ции, а также коммутирующий элемент 16, первый вход которого подключен к входу согласующего элемента 14 и к первому входу мажоритарного элемента 12, второй вход которого вл етс вторым входом канала формировани , второй вход коммутирующего элемента 16 вл етс первым входом канала формировани , третий и четвертый входы мажоритарного элемента 12 вл ютс третьим и четвертым входами канала формировани , выход коммутирующего элемента 16 вл етс вькодом канала формировани .

Формирователь 10. эталонного сигнала и каждый из п формирователей 9 контрольного сигнала содержит последовательно соединенные мультиплексор 17, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 18, интегратор 19, элемент ИЛИ-НЕ 20, двоичный счетчик 21 и триггер 22, выход которого подключен к первым адресному и информационному входам мул типлексора 17, управл ющий вход которого соединен с вькодом переноса двоичного счетчика 21 и счетным входом триггера 22, вход сброса которого подключен к второму входу элемента ИЛИ-НЕ 20, который вл етс вторы входом формировател , выход последнего разр да двоичного счетчика 21 вл етс выходом формировател , счетный вход двоичного счетчика 21 вл етс первым входом формировател , а вторые адресные и информационные входы мультиплексора 17 вл ютс третьим и четвертым входами формировател .

Устройство работает следующим образом .

запускающего импульса от блока 3 на выходах элементов ИЛИ 13 с задержкой канала 2 формировани по вл етс сигнал логической единицы, сохран ющийс в течение всего времени правиль- ной работы блоков 1 за счет обратной св зи с выходов элементов ИЛИ 13 через мажоритарный элемент 12. Мажоритарный элемент 12 сравнивает сигналы соответственно логической единицы и логического нул , поступающие с выходов формирователей 9 контрольного сигнала и формировател 10 эталонного сигнала соответственно. При наличии сигнала логической единицы на выхо- дах элементов ИЛИ 13 включаютс коммутирующие элементы 16 и сигналы с выходов логических блоков 1 поступают на входы элемента ИЛИ 4 и далее на выходную шину 5 устройства. При этом элементы 15 индикации включены, индициру исправное состо ние всех резервируемых блоков 1.

Блоки формировани контрольного сигнала 9 и эталонного сигнала 10 предназначены дл преобразовани высокочастотного сигнала с выходов логических блоков 1 в низкочастотные сигналы , поступающие на низкочастотные мажоритарные элементы 12. Выходные сигналы на выходах логических блоков 1 представл ют собой последовательность нулей и единиц, котора через определенный интервал времени повтор етс . Тогда на первых входах мультиплексора 17 будут присутствовать взаимно инверсные последователь- ности. На выходах мультиплексора 17 сигналы будут взаимно инверсны пока на входе управлени V присутствует сигнал логического нул , а когда на входе управлени у.станавливаетс сигнал логической единицы, на выходах А и D сигналы будут совпадать, либо оба - логический нуль, либо оба ло- гическа единица, что определ етс выходным состо нием триггера 22.

В случае, если сигналы на выходах А и D взаимно инверсны, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 будет сигнал логической единицы, который через интегратор 19 и с помощью элемента ШШ-НЕ 20 преобразуетс в сигнал логического нул и поступает на вход установки в начальное состо ние R счетчика 21, разреша при этом подсчет импульсов от генератора 11.Счетчик 21 имеет п разр дов, выход старшего разр да обозначен N,выход переноса р. Сигнал логической единицы на выходе переноса р по вл етс в том случае, если на выходах всех разр дов счетчика 21 имеют место уровни логической единицы, при этом по переднему фронту импульса на выходе переноса р сработает счетный триггер 22. Мажоритарный элемент 13 сравнивает сигналы с выходов формирователей 9 с сигналом формировател 10, и если все сигналы совпадают, то к щине 5 устройства подключены сигналы с выходов блоков 1. Количество разр дов счетчика 21 и частоту следовани импульсов от генератора 11 выбирают из услови обеспечени работы низкочастотных логических элементов И мажоритарного элемента 12.

При возникновении отказа в одном из логических блоков 1, допустим во втором блоке 1, произойдет перехож- дение одного из разр дов последовательности на его выходе из логической единицы в логический ноль (или наоборот ). Тогда на выходах элементов ИСКЛЮЧАЩЕЕ ИЛИ 18 первого и второго формирователей по вл ютс сигналы логического нул , которые элементом ИЛИ-НЕ 20 преобразуютс в сигнал логической единицы (так как на выходе блока 3 присутствует сигнал логического нул ) и счетчик 21 устанавливаетс в начальное состо ние (на выходах всех разр дов сигналы логического нул ). В результате этог сигналы на выходах первого и второго формирователей 9 отключаютс от сигнала на выходе формировател 10 эталонного сигнала, поэтому на выходах элементов ИЛИ 13 с задержкой по вл ютс уровни логического нул и запираютс коммутирующие элементы 16 в первом и втором канале 2 формировани , а также мажоритарные элементы 12, а на шину 5 устройства проходит сигнал от исправного третьего логического блока 1. Сигнал на выходе формировател 10 эталонного сигнала не искажаетс в результате отказа , так как включенные на его входах мажоритарные элементы 6 и 7 маскируют этот отказ. При возникновении еще одного отказа, например первого или третьего блока 1, сигнал на выходе третьего формировател 9 будет отличатьс от сигнала на выходе формировател 10 и сигнал с выхода тьего логического блока 1 будет отклю- чен с помощью коммутирующего элемента 16 от выходной птны 5 устройства в третьем канале 2.

Формирователи 9 и 10 обладают свойством самоконтрол за счет обратной св зи с выхода переноса р счетчика 21 на вход управлени V мультиплексора 17, на входы А и D, которого подаетс сигнал с выхода триггера 22, и счетный вход триггера 22

кого элемента, к выходу соответствую щего резервируемого логического блока и через соответствующий элемент НЕ - к входам второго мажоритарного элемента, выходы первого и второго мажоритарного элементов подключены к третьему и четвертому входам формировател эталонного сигнала, приче выход первого элемента НЕ подключен

выходу переноса р счетчи- О к четвертому входу п-го формироваподключен ка 21.

Таким образом, на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 подаетс полный провер ющий тест вида 00,01,10,1l. Интегратор 19 необходим дл исключени логических состо ний сигналов, которые могут возникнуть из-за разного времени прохождени сигналов в мультиплексоре 17 и элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 18,

Claims

.Формула и з-о бретени

1, Устройство дл мажоритарного включени резервируемых логических блоков, содержащее резервируемые логические блоки, выход каждого из которых подключен к первому входу соответствующего из п каналов формирова15

тел контрольного сигнала, выход каж дого последующего элемента НЕ подключен к четвертому входу предыдущег формировател контрольного сигнала.
2. Устройство по п. 1, о т л и- чающеес тем, что каждьй канал формировани содержит последовательно включенный мажоритарный эле

20 мент, элемент ИЛИ с задержкой, согла сующий элемент и элемент индикации, а также коммутирующий элемент, первьй вход которого подключен к входу согласующего элемента и к первому вхо25 ду мажоритарного элемента, второй вход которого вл етс вторым входом канала формировани , второй вход коммутирующего элемента вл етс пер вым входом канала формировани , трени , вторые входы п каналов формиро- ™ четвертый входы мажоритарного

вани объединены между собой и подключены к входам резервируемых логических блоков и к выходу блока синхронизации и запуска, выходы п каналов формировани подключены через элемент ИЛИ к выходной шине устройства , отличающеес тем, что, с целью расширени функциональных возможностей, в него введены первьй и второй мажоритарные элементы п элементов НЕ, п формирователей контрольного сигнала, формирователь эталонного сигнала и генератор тактовых
3. Устройство по п. 1, отличающеес тем, что формирователь эталонного сигнала и каждый из п формирователей контрольного сигна - ла содержит последовательно соединенные мультиплексор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, интегратор, элемент ИЛИ-НЕ, двоичный счетчик и триггер, выход которого подключен к первым

импульсов, выход которого подключен

к первым входам формировател эталон- 45 адресному и информационному входам

ного сигнала, и п формирователей кон- мультиплексора, управл ющий вход котрольного сигнала, выход каждого из

которых подключен к третьему входу

соответствующего из п каналов формироу

,

торого соединен с выходом переноса двоичного счетчика и счетным входом триггера, вход сброса которого подвани , четвертые входы п каналов фор- 50 ключен к второму входу элемента ИПИ- мировани объединены между собой и НЕ, который вл етс вторым входом подключены к выходу формировател .эта- формировател , выход последнего раз- лонного сигнала, вторые входы форми- р да двоичного счетчика вл етс вы- ровател эталонного сигнала и п фор- ходом формировател , счетный вход мирователей контрольного сигнала под- 55 двоичного счетчика вл етс первьм ключены к выходу блока синхронизации входом формировател , а вторые ад- и запуска, третий вход каждого из п ресные и информационные входы муль- 1формирователей контрольного сигнала типлексора вл ютс третьим и чет- подключен к входам первого мажоритар- вертым входами формировател .

кого элемента, к выходу соответствующего резервируемого логического блока и через соответствующий элемент , НЕ - к входам второго мажоритарного элемента, выходы первого и второго мажоритарного элементов подключены к третьему и четвертому входам формировател эталонного сигнала, причем выход первого элемента НЕ подключен

тел контрольного сигнала, выход каждого последующего элемента НЕ подключен к четвертому входу предыдущего формировател контрольного сигнала.

2. Устройство по п. 1, о т л и- чающеес тем, что каждьй канал формировани содержит последовательно включенный мажоритарный элемент , элемент ИЛИ с задержкой, согласующий элемент и элемент индикации, а также коммутирующий элемент, первьй вход которого подключен к входу согласующего элемента и к первому входу мажоритарного элемента, второй вход которого вл етс вторым входом канала формировани , второй вход коммутирующего элемента вл етс первым входом канала формировани , треэлемента вл ютс третьим и четвертым входами канала формировани , выход коммутирующего элемента вл етс выходом Ксшала формировани .

3. Устройство по п. 1, отличающеес тем, что формирователь эталонного сигнала и каждый из п формирователей контрольного сигна - ла содержит последовательно соединенные мультиплексор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, интегратор, элемент ИЛИ-НЕ, двоичный счетчик и триггер, выход которого подключен к первым