SU1149267A1

SU1149267A1 - Устройство дл контрол дешифратора

Info

Publication number: SU1149267A1
Application number: SU833659925A
Authority: SU
Inventors: Ярослав Степанович Парамуд; Игорь Федорович Пашко; Леонид Маркович Сергейчук; Степан Сидорович Рабко
Original assignee: Предприятие П/Я В-8751
Priority date: 1983-11-09
Filing date: 1983-11-09
Publication date: 1985-04-07

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДЕШИФРАТОРА , содержащее группу последовательно соединенных элементов задержки и элемент ИЛИ, причем вход начала контрол дешифратора соединен с входом первого элемента задержки группы , отличающеес тем, что, с целью упрощени , в устройство введена группа элементов ИСКЛЮЧАЮЩЕЕ ШШ и интегратор, причем каждый выход контролируемого дешифратора соединен с первь&amp;4 входом соответствующего элемента.ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вход началd контрол дешифратора соединен с вторым входом первого элемента ИСКЛЮЧАНЙЦЕЕ ИЛИ группы, выход каждого элемента задержки группы соединен с вторым входом последующего элемента ИСКЛЮЧАЮЩЕЕ ИНИ группы , выходы каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с соответствующими входами элемента ИЛИ, вы (Л ход которого через интегратор соединен с выходом неисправности дешифратора устройства. f

Description

1 1

Изобретение относитс к автоматике , телемеханике и вычислительной технике и может быть использовано дл контрол различных деши45заторов.

Известно устройство дл контрогт дешифратора, содержащее дешифратор, многовходовую схему ИЛИ, схемы НЕ, И и схему нечетности lj ,

Недостатком этого устройства вл етс то, что оно не вы вл ет такие отказы в работе дешифратора, когда Боз.буждаютс требуема и нетребуема шины, а также когда возбуждаетс нетребуема шина.

Наиболее близким по технической сущности к предлагаемому вл етс устройство дл контрол деиифратора, содержащее.группу последовательно соединенных элементов задержки, элемент ИЛИ и провер емый дешифратор, .причем первым входом устройства вл етс вход дешифратора, а второй вход устройства соединен с входом первого элемента задержки группы, второй и третий элементы ИЛИ, группу элементов И, элемент задержки, триггер, элемент И и пороговый элемент 2 .

Однако сложность построени известного устройства требует значительных аппаратурных затрат на его реализацию.

Цель изобретени - упрощение устройства .

Поставленна цель достигаетс тем, что в устройстве дл контрол дешифратора, содержащем группу последовательно соединенных элементов задержки и элемент ИЛИ, причем вход начала контрол дешифратора соединен с входом первого элемента задержки группы, введена группа элементов ИСКЛЮЧАЗЩЕЕ ИЛИ и интегратор, причем каждый выход контролируемого дешифратора соединен с первым входом соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вход начала контрол дешифратора соединен с вторым входом первого элемента ИСКЛЮЧАЩЕЕ ИЛИ группы, выход каждого элемента задержки группы соединен с вторьи входом последующего элемента ИСКЛЮЧАЩЕЕ ИЛИ группы, выходы каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с соответствующими входами элемента ИЛИ, выход которого через интегратор соединен с выходом неисправности дешифратора устройства

672

Сущность изобретени таким образом заключаетс в замене второго и третьего элемента ИЛИ, группы элементов И, -элемента задержки, три1- гера, элемента И порогового элемента и их св зей в прототипе на группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и интегратор, и их св зей в предлагаемом устройстве, что позвол ет существенно упростить устройство дл контрол дешифратора.

На чертеже приведена схема устройства дл контрол дешифратора.

Устройство содержит группу 1 элементов задержки, группу 2 элементов ИСКЛЮЧАЩЕЕ или , элемент ИЛИ 3, интегратор 4, провер емый дешифратор 5. Группа 1 элементов задержки состоит из последовательно

включенных элементов задержки

6 J1,.. ., 6 f) (n-t), где п - количество выходов провер емого дешифратора 5. Группа 2 элементов ИСКЛЮЧАЩЕЕ ИЛИ содержит элементы ИСКЛОЧАНЩЕЕ ИЛИ

7 t, . . ., 7 п. Выходы провер емого дешифратора 5 соединены с первыми входами соответствующих элементов ИСКЛЮЧАЩЕЕ ИЖ 7 группы 2. Второй вход первого элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 7 группы 2 соединен с входом первого элемента 6.1 задержки группы 1, а выходы элементов 6 задержки группы 1 соединены с вторыми входами последукицих элементов ИСКЛЮЧАЮЩЕК ИЛИ 7 группы 2. Выходы всех

элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 группы 2 соединены с входами элемента ИЛИ 3 Выход элемента ИЛИ 3 соединен с входом интегратора 4, выход которого

вл етс выходом 8 устройства. Интегратор 4 может быть выполнен в виде инвертора 9, на входе которого включен шунтирующий конденсатор 10.Вход 11 начала контрол дешифратора

вл етс входом устройства.

Устройство работает следующим образом .

При контроле кодовые- комбинации на вход дешифратора 5 подаютс с

заданной частотой (периодом Т). Последовательность кодовых комбинаций выбираетс так, что на выходах дешифратора 5 по вл ютс сигналы в заранее заданной последовательности

(например, в пор дке возрастани номеров выходов провер емого дешифратора 5, с 1-го по п-й). Врем задержки сигнала начала контрол

дешифратора Контроль каждым элементом 6 группы 1 элементов задержки равно периоду Т смены кодовых комбинаций на входе дешифратора 5. Длительность сигнала на входе 11 выбираетс равной периоду Т. При одновременной подаче первой кодовой комбинации на входы провер емого дешифратора 5 и сигнала на вход 11 устройства по вление сигнала на выходе любого элемента 6 задержки группы 1 элементов задержки совпадает с по влением сигнала на соответствующем выходе дешифратора 5. Если одновременно с подачей на входы дешифра- 15

тора 5 первой кодовой комбинации на вход.первого элемента 6 задержки по входу Контроль устройства подаетс импульс, то при правильной работе дешифратора 5 на обоих входах первого элемента ИСКЛОЧАЩЕЕ ИЛИ 7 группы 2 будут присутствовать сигналы логической единицы, а на входах остальных элементов ИСКЛЮЧАЩЕЕ ИЛИ 7 группы 2 будут присутствовать

сигналы логического нул . На всех выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 группы 2 будут сигналы логического нул , на выходе элемента ИЛИ 3 будет сигнал логического нул , а на выходе интегратора 4 будет сигнал логической единицы, свидетельствзтощий об исправности дешифратора на первом шаге проверки. Интегратор 4 обеспечивает фильтрацию кратковременных выбросов на выходах элементов 7 и элемента 3 вследствие неидеальности совпадени во времени сигналов на входах элементов 7. Через врем , равное периоду Т смены кодовых комбинаций, на входы дешифратора 5 поступит втора кодова комбинаци , в результате воздействи которой на втором выходе депшфратора 5 по витс сигнал и поступит на первый вход второго элемента 7.2. В это же врем на выходе первого элемента 6 задержки группы 1 также по витс сигнал, который поступит на второй вход элемента 7.2. В результате совпадени сигналов с выхода первого элемента 6 задержки с сигналом, кото рый по вилс на втором выходе дешифратора 5, на входах второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7.2 группы 2 присутствуют сигналы логической едини1Ц)1, а на остальных входах остальных элементов 7 - сигналы логического нул . На выходах элементов 7 и элемента 3 будут сигналы логического нул а на выходе 8 устройства - сигнал логической единицы.

Если дешифратор 5 исправен, т.е. сигнал на выходе дешифратора 5 соответствует входной кодовой KOM&Iнации, то в дальнейшем устройство дл контрол дешифратора 5 работает аналогично описанному.

При возникновении различных видов

(например, когда при наличии входной кодовой комбинации не возбужда .етс ни одна выходна шина или когда возбуждаетс нетрегбуема шина, т.е. случай несоответстви выходного сигнала входной кодовой комбинации) импульсы с его выходов и выходов элементов 6 задержки не будут совпадать на соответствующих элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 7 группы 2. В этом случае на выходах элемента 7 и на выходе элемента ИЖ 3 будет сигнал логической единицы, а на выходе интегратора 4 - сигнал логического нул , что сигнализирует о сбое в работе дешифратора 5.

Если в качестве элемента 9 в интеграторе 4 использоватй усилитель без инверсии, то выходной сигнал. неисправностей в дешифраторе 5 свидетельствующий о неисправности дешифратора 5, будет иметь уровень логической единицы. Интегратор 4 может быть и ,в другом исполнении. Таким , по вление на выходе устройства выходного сигнала во врем контрол работы дешифратора 5 свидетельствует об отказе или сбое в контролируемом дешифраторе 5. Кроме того, предлагаемое устройство вы вл ет все видда отказов и B контролируемом дешифраторе 5 при существенном упрощении устройства по сравнению с известным. Технико-экономический эффект предлагаемого устройства заключаетс s уменьшении аппаратурных затрат на его построение по сравнению с известными устройствами при обеспечении высокой достоверности КОНТРОЛЯ.

Claims

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДЕШИФРАТОРА, содержащее группу последовательно соединенных элементов задержки и элемент ИЛИ, причем вход начала контроля дешифратора соединен с входом первого элемента задержки груп пы, отличающееся тем, что, с целью упрощения, в устройство введена группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и интегратор, причем каждый выход контролируемого дешифратора соединен с первьяч входом соответствующего элемента.ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вход начала контроля дешифратора соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выход кажцого элемента задержки группы соединен с вторым входом последующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходы каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с соответствующими входами элемента ИЛИ, выход которого через интегратор соединен с выходом неисправности дешифратора устройства.

>

1 149267