SU388288A1 - Всесоюзная - Google Patents
ВсесоюзнаяInfo
- Publication number
- SU388288A1 SU388288A1 SU1316053A SU1316053A SU388288A1 SU 388288 A1 SU388288 A1 SU 388288A1 SU 1316053 A SU1316053 A SU 1316053A SU 1316053 A SU1316053 A SU 1316053A SU 388288 A1 SU388288 A1 SU 388288A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- code
- converter
- bit
- circuit
- output
- Prior art date
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
1
Изобретение относитс к области вычислительной техники и может быть применено в различных системах обработки информации.
Известно устройство автоматического контрол преобразователей угол-код, состо щее из генератора импульсов, распределител , провер емого преобразовател , логической схемы, сдвигающего регистра, схемы вычитани и двух элементов запрета.
Однако такое устройство позвол ет контролировать только преобразователи с V-образным выходным кодом. Частота опроса преобразовател :В нем определ етс скоростью вращени преобразовател и должна быть намного больше частоты смены кодовых комбинаций . Кроме того, это устройство не обеспечивает полного объема контрол . Кодова коМби.наци , записаина в регистре при неиспраиных нескольких разр дах преобразовател , дает ответ только об одном неисправном разр де. В этом случае при неисправном первом по счету контролируемом разр де процесс контрол оканчиваетс . Дл того, чтобы -проверить последующие разр ды преобразовател , необходимо исправить неисправный разр д . Это происходит потому, что В режиме .контрол сравниваетс кодова комбинаци с выхода преобразовател в данный момент с кодовой комбинацией, котора хранитс в регистре и вл етс предыдущей кодовой комбинацией преобразовател . Эти кодовые комбинации должйы отличатьс на единицу младщего разр да. При выводе всех разр дов на индикацию необходима сложна схема индикации , котора Выдает сигнал о неисправности f-ro разр да преобразовател (первый разр д, в котором нет «1, т. е. затем до «-го разр да идут одни «О).
Окончание проверки вырабатываетс специальной схемой, котора реагирует на два импульса циклического заема (два обарота преобразовател ).
Предлагаемое устройство автоматического контрол преобразователей отличаетс тем, что в него введены схемы контрол каждого разр да преобразователей, схемы пам ти и схема индикации. На схему пам ти поступает сигнал «Контроль, который подготавливает ее к работе.
Выходной код преобразовател после регистра , где последовательный код преобразуетс в параллельный, и через схемы контрол каждого разр да поступает на схему индикации . Пеисправность преобразовател в целом и каждого разр да определ етс схемой индикации .
Благодар этому устройство позвол ет контролировать преобразователи с любым видом выходного кода, а не только преобразователи, у которых выходные кодовые комбинации, отличающиес друг от друга на единицу младшего разр да, например преобразователи с V-образным выходным кодом.
Предлагаемое устройство дает возможность проводить полный объем контра|л (даетс ответ о исправности всех разр дов преобразовател , а не об отказе одного разр да преобразовател , когда при неисправности первого по счету контролируемого разр да процесс контрол окалчи-ваетс ). Дл того, чтобы проверить последующие разр ды преобразовател прототипа, необходимо исправить неисправный разр д.
Кроме того, устройство обеспечивает нечувствительность к изменению скорости вращени преобразовател и высокое быстродействие , проверка проводитс за один оборот вала преобразовател , а не за несколько оборотов , когда неисправны несколько разр дов. Дл исключени вли ни сбоев необходимо, чтобы единица в кодовых комбинаци х дл каждого разр да повтор лась хот бы дважды , в то врем как в известных устройствах автоматического контрол преобразователей угол-код кодовых комбинаций с выхода преобразовател должно быть не меньще четырех , что удлин ет процесс контрол .
Блок-схема предлагаемого устройства автоматического контрол п-разр дного преобразовател вал-код показана на чертеже.
Распределитель / выдает п временных последовательностей -импульсов, необходимых дл преобразовател последовательного кода в параллельный. В качестве распределител используетс сдвигающий регистр, запускаемый импульсами опроса, которые подаютс на вход 2. Сдвиг осуществл етс тактовыми импульсами ti и tz, поступающими на входы 5 и 4.
Регистр 5 необходим дл Преобразовател последовательного кода в параллельный и состоит из схем Преобразовани дл каждого разр да, в каждую из которых входит (например , дл 1-го разр да) схема «И 6, триггер 7, схема «И 8. Первый вход схемы «И 6 соединен с выходом 9 распределител 1, а второй ее вход - с кодовой шиной 10 преобразовател . Выход /У схемы «И 5 св зан с еди .НИЧ1КЫМ BxOi,oM триггера 7, выход 12 триюгера - с первым входом схемы «И 8. Второй вход схемы «И 8 соединен с выходом 13 распределител /, а нулевой вход триггера - с входом 2.
Схема М контрол каждого разр да состоит из схемы «И 15, триггера М подготовки и триггера 17 наличи кода. Выход 18 триггера 16 подготовки соединен с первым входом схемы «И 15, а нгторой Еход последней - с выходом 19 схемы преобразовани последовательного кода в параллельный и с единичным входом триггера 16 подготовки. Выход 20 схемы «И /5 св зан с единичным входом триггера 17 наличи кода. Нулевые входы триггера подготовки и триггера наличи кода подключены к шине 21 «Начальна установка, выход 22 схемы контрол первого разр да - к элементу 23 индикации 1-го разр да схемы 24 индикации.
Схема 24 индикации состоит из элементов индикации, необходимых дл индикации неисправности Преобразовател 25, неисправности разр да и схемы «И 26.
Выходы схем контрол каждого разр да преобразовател соответственно поданы на
свои элементы индикации и на п входов схемы «И 26, выход которой соединен с элементом 25 индикации. (На чертеже показана схема 27 контрол п-го разр да, состо ща из триггеров 28 н 29 к схемы «И 30}.
Работает устройство автоматического контрол следующим образом.
Сигналом, поступающим по щине 21, устройство устанавливаетс в исходное состо ние . После поступлени импульса опроса на
преобразователь угол-код и распределитель по щине 2 по кодовой щине 10 выдаетс последовательный код, а с распределител - п последовательностей импульсов, которые поступают на регистр 5. Код разр дов запоминаетс в триггерах (7-1-й разр д, 31-2-й разр д, 33-п-й разр д). Импульсом (/г+1) последовательности, поступающим с выхода 13 распределител , значение кода преобразовател переписываетс на схемы контрол
каждого разр да преобразовател . Код 1-го разр да, поступающий с выхода 19 схемы преобразовани последовательного кода в параллельный устанавливает триггер 16 подготовки IB единичное состо ние и -выдает разрещающий потенциал на вход 18 схемы «И 15. Второй импульс, поступающий с выхода 19, устанавливает триггер 17 наличи кода в единичное состо ние. Наличие триггера подготовки исключает действие единичных импульсов
сбо , которые могут возникнуть в кодовой щине за врем контрол преобразовател .
Частота опроса преобразовател выбираетс такой, чтобы за промежуток времени между импульсами опроса снималось текущее
значение п-го разр дного преобразовател , отличающеес от предыдущего на единицу младщего разр да. При этом 0,5 (где TI - врем контрол преобразовател . Га-период оборота вала преобразовател ).
При неисправном разр де преобразовател (например 1-й разр д) триггер наличи кода устанавливаетс в единичное состо ние. При этом с выхода 22 триггера наличи кода выдаетс разрешающий потенциал .на элемент 23
индикации. Схема «И выдает разрещающий потенциал на элемент 25 индикации. (На чертеже обозначены также 33-36 - схемы «И регистра 5; 37 - элемент индикации п разр да ).
Предмет изобретен-и
Устройство автоматического контрол преобразователей угол-код, содержащее регистр и распределитель, вход которого соединен с одним из входов регистра, другие входы которого соединены с выходами распределител , отличающеес тем, что, с целью повышени быстродействи устройства и повышени точности определени неисправности преобразователей , в него введены схемы контрол каждого разр да и схема индикации, причем первые входы каждой схемы контрол соединены с выходами регистра, вторые входы - с шиной «Начало контрол , а выходы - со схемой .индикации.
Г
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1316053A SU388288A1 (ru) | 1969-04-03 | 1969-04-03 | Всесоюзная |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1316053A SU388288A1 (ru) | 1969-04-03 | 1969-04-03 | Всесоюзная |
Publications (1)
Publication Number | Publication Date |
---|---|
SU388288A1 true SU388288A1 (ru) | 1973-06-22 |
Family
ID=20445119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1316053A SU388288A1 (ru) | 1969-04-03 | 1969-04-03 | Всесоюзная |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU388288A1 (ru) |
-
1969
- 1969-04-03 SU SU1316053A patent/SU388288A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU388288A1 (ru) | Всесоюзная | |
SU362333A1 (ru) | УСТРОЙСТВО дл АВТОМАТИЧЕСКОЙ ПРОВЕРКИ | |
SU1176331A1 (ru) | Устройство дл коррекции сбо в @ -разр дном кольцевом регистре сдвига | |
SU462300A1 (ru) | Датчик испытательных комбинаций параллельного кода | |
SU1383363A1 (ru) | Сигнатурный анализатор | |
SU799119A1 (ru) | Дискриминатор временного положени СигНАлОВ | |
SU410432A1 (ru) | ||
SU902018A1 (ru) | Устройство дл контрол логических блоков | |
SU842792A1 (ru) | Устройство дл сравнени чисел | |
SU841125A1 (ru) | Счетчик импульсов с контролем ошибок | |
SU919090A1 (ru) | Устройство дл контрол работы счетчика с потенциальными выходами | |
SU1175022A1 (ru) | Устройство дл контрол серий импульсов | |
SU824178A1 (ru) | Генератор потоков случайных событий | |
SU640344A1 (ru) | Генератор псевдослучайных последовательностей импульсов | |
SU540269A1 (ru) | Цифровой интегратор с контролем | |
SU379051A1 (ru) | Преобразователь напряжения в код с сал1оконтролем | |
SU860074A1 (ru) | Устройство дл фиксации сбоев | |
SU902074A1 (ru) | Кольцевой сдвигающий регистр | |
SU370629A1 (ru) | УСТРОЙСТВО дл АВТОМАТИЧЕСКОЙ ПРОВЕРКИ ПРЕОБРАЗОВАТЕЛЕЙ «УГОЛ — КОД» | |
SU1644168A1 (ru) | Самодиагностируемое парафазное асинхронное логическое устройство | |
SU907547A1 (ru) | Генератор псевдослучайных чисел | |
SU1218386A1 (ru) | Устройство дл контрол схем сравнени | |
SU881755A1 (ru) | Устройство дл контрол клавиатуры | |
SU723578A1 (ru) | Устройство дл контрол логических блоков | |
SU815948A2 (ru) | Датчик испытательных комбинацийпАРАллЕльНОгО КОдА |