SU723578A1 - Устройство дл контрол логических блоков - Google Patents
Устройство дл контрол логических блоков Download PDFInfo
- Publication number
- SU723578A1 SU723578A1 SU782590873A SU2590873A SU723578A1 SU 723578 A1 SU723578 A1 SU 723578A1 SU 782590873 A SU782590873 A SU 782590873A SU 2590873 A SU2590873 A SU 2590873A SU 723578 A1 SU723578 A1 SU 723578A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- inputs
- elements
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
Изобретение относитс к вычислительной технике. Известно устройство .дл контрол логических блоков, содержащее регис сдвига и последовательно соединенные блок ввода программы, генератор тес тов, дешифраторы, формирователь импульсов , элементы ИЛИ, И сумматор по модулю два 1. Недостатком данного устройства вл етс то, что локализаци неисправных элементов осуществл етс без обнаружени их местоположени . Наиболее близким техническим реше нием к данному изобретению вл етс устройство дл контрол дискретных логических схем, содержащее двоичный счетчик, вход которого подключен к генератору импульсов, а выходы по соединены ко входам разделительных схем, выходы которых соединены с выходами устройства, триггер неисправности с индикаторными элементами на выходах и первым элементом И на нулевом входе, первый вход которого подключен через формирователь стробирующих импульсов к генератору импульсов, а второй вход соединен с выходом первого элемента ИЛИ, подключенного первым входом к выходу компаратора, входы которого подключены ко входам устройства через схему контрол уровней и преобразователь уровней, входы элементов ИЛИ-НЕ и элемента ИЛИ соединены с выходами соответствующих разделительных схем, а также второй элемент И, входы которого соединены с выходами второго элемента ИЛИ и элемента ИЛИ-НЕ а выход подключен ко второму входу первого элемента . Недостатком известного устройства вл етс то, что оно не указывает местонахождение отказа. Цель изобретени - увеличение полноты контрол . Цель достигаетс тем, что в устройство дл контрол логических блоков , содержащее триггер запуска, генератор импульсов, двоичный счетчик элементы ИЛИ, триггер неисправности , блок индикации, причем первый вход триггера запуска вл етс входом устройства, вторюй вход триггера запуска подключен к выходу первого элемента ИЛИ, первый вход которого вл етс управл ющим входом устройства , к первому .входу двоичного счетчика и к первому входу триггера неисправности, второй вход которого
соединен е выходом второго элемента ИЛИ выход третьего -элемента ИЛИ соединен со входом блока индикации, в устройство введены трехвходовой элемент И, дешифратор и п-блоков анализа, каждый из которых содержит два элемента И и элемент НЕ, причем в каждом блоке анализа первый вход первого элемента и вл етс входом устройства и подключен ко входу элемента НЕ, выход элемента НЕ подключен к первому входу второго элемента И, второй вход которого соединен со вторым входом первого элемента И и подсоединены к одному из п-выходов дешифратора, выходы первых элементов К подключены соответственно к входам третьего элемента ИЛИ, выходы вторых элементов И подключены соответственно к входам второго элемента ИЛИ, выход .триггера неисправности соединен с первым входом трехвходового элемента И, второй вход которого подключен к выходу генератора импульсов, а третий вход к выходу тригегра запуска, выход элемента И подключен ко второму входу двоичного счетчика и к первой группе входов дешифратора, втора группа входов КОТОРОГО соединена с группой .выходов двоичного счетчика, (п.)-1)-й выход дешифратора подключен ко второму входу первого элемента ИЛИ.
Предлагаемое устройство представлено на чертеже.
Устройство содержит генератор 1 импульсов, двоичный счетчик 2, выходы которого соединены с потенциальными , входами дешифратора 3, блок 4 индикации,триггер неисправности 5, элементы 6, 7, и 8 ИЛИ;триггер запуска 9, элемент 10 И, кнопку 11 пуск и блоков 12-п анализа. Каждый блок анализа состоит из элемента 13 И, элемента 14 И и элемента 15 НЕ.
Устройство работает следующим образом.
Сигналом.начальной установки устройство приводитс в исходное состо ние. На ; входах блоков анализа 12-1 и 12-п при условии исправности провер емых приборов присутствует
1
котор лй подаетс
потенциал
на первые входы элементов 14 И. под .готавлива их к срабатыванию. Потенинвертируетс элементом
циал
15 НЕ ив качестве потенциала запрета подаетс на первые входы элементов И 13.
При нажатии кнопки пуск 11 разрешающий потенциал i с триггера запуска 9 поступает на элемент 10 И, который при этом пропускает с генеfiaTopa 1 импульсы тактовой частоты на двоичный счетчик 2. Группа выходов двоичного счетчика соединена со второй входов дешифратора . п-выходов дешифратора последовательно опраши.вают по вторым входам элементы 13 И и 14 И блоков анализа.
На выходах элементов 14 И, подготовленных к срабатыванию, потенциалом , образуютс сигналы, которые проход т через элемент ИЛИ б, отсчитываютс блоком индикации 4.
На блоке 4 индикации высвечиваетс цифра, равна количеству провер емых приборов. Это говорит о том, что, все приборы исправны.Сигнал с (п+1)-г выхода дешифратора 3 через элемент 8 ИЛИ устанавливает двоичный счетчик 2 и триггеры 5 и 9 в исходное состо ние.
В случае неисправности одного из провер емых приборов, например п-го, на блок анализа 12-п будет подаватьс
О
запрещающий потенциал.
на первый вход элемента 14-п И и разрешающий - на первый вход элемента 13-п И. В этом случае на всех остальных блоках анализа 12 и на первые входы элементов 14-1 и 14-п И будет подаватьс разрешающий, а на первые входы элементов 13-1 и 13-п И запрещающий потенциал. При нажатии кнопки пуск 11 происходит п ос ледов ат ель в€ый опрос блоков 12 анализа сигналом сдешифратора 3. Блок 4 индикации отсчитывает сигналы от исправных приборов до тех пор, пока дешифратор 3 не опросит блок 12-п анализа, на вход которого
О
от неисправноподан потенциал
го прибора. При этом срабатывает элемент 13-п И. Выходной сигнал с элег ента 13-п И через элемент 7 ИЛИ устанавливает триггер неисправности 5 в такое состо ние, при котором закрываетс элемент 10 И и прекращаетс поступление импульсов от генератора импульсов 1 на двоичный счетчик 2 и дальнейший опрос блоков анализа также прекращаетс .
При этом счетчик 2 сохранит состо ние , при котором опрашивалс дешифратором 3 элемент неисправности 13-п. На табло цифрового индикатора устанавливаетс цифра, котора вл етс номером последнего исправного прибора (п-1) перед неисправным прибором п. После замены неисправного прибора, контроль повтор етс .
Данное устройство позвол ет также фиксировать короткое замыкание выходных цепей. В этом случае исправный прибор фиксируетс как неисправный. После замены прибора и повторени проверки делаетс вывод о коротком замыкании входной цепи устройства.
Например, произошло замыкание входов {п-1) и п соответствующих блоков анализа, причем прибор п при этом вл етс неисправным.
Claims (1)
- В этом слу:ае на выходе элемента 14 (п-1) И будет запрещающий потенциал несмотр на то, что прибор (ii-l) исправен, а на входе 13 (п-1)-разрешакидий . Сигнал с выхода элемента 13 (п-1) через элемент 7 ИЛИ устанав ливает триггер неисправности 5 в такое состо ние, при котором сигнал с его выхода закроет элемент И lOj и счетчик остановитс в таком состо ни при котором выбран (пт1) блок анализ На цифровом индикаторе высвечена циф ра {п-2). При замене прибора (п-1) неисправность повтор етс . При этом произошло замыкание входа (п-1) со входом п, который вл етс неисправным . Устройство показывает аналогичную неисправность, если произошло короткое замыкание входа -(п-1) устройства на корпус. Таким образом, при всех исправных приборах на блоке индикации фиксируетс общее количество провер емых приборов; функциональные возможности устройства расширены, за счет того , что оно позвол ет вести неисправного прибора. Формула изобретени Устрюйство длд контрол логичес них блоков, содержащее триггер запус ка, генератор импульсов, двоичный счетчик, элементы РШИ, триггер неисправности , блок индикации, причем пе вый вход триггера запуска вл етс входом устройства, второй вход трих- гера запуска подключен к выходу первого элемента ИЛИ, первый вход которого вл етс управл ющим входом уст ройства, к первому входу двоичного счетчика и к первому входу триггера неисправности, второй вход которого соединен с выходом второго элемента ИЛИ, выход третьего элемента ИЛИ соединен со входом блока индикации, отличающеес тем, что, с целью увеличени полноты контрол , устройство содержит трехвходовой элемент и,ДешифраторИ п-блоков анализа , каждый из которых содержит два элемента И и элемент НЕ, причем в каждом блоке анализа первый вход первого элемента И вл етс входом устройства и подключен ко входу элемента НЕ, выход элемента НЕ подключен к верному входу второго элемента И, второй вход которого соединен со вторым входом первого элемента И и подсоединены к одному из п-вккодов дешифратора , выходы первыхэлеме нтов и -подключены соответственно к входам третьего элемента ИЛИ, выходы вторых элементов И подключены соответственно ко входам второго элемента ИЛИ, выход триггера неисправности соединен с первЕлм входом трехвходового элемента И, второй вход которого подключен к выходу генератора импульсов, а третий вход - к выходу триггера запуска , выход элемента И подключен ко второму входу двоичного счетчика и к первой группе входов дешифратора , втора группа входов которого соединена с группой выходов двоичного счетчика (п4-1)-й выход дешифратора подключен ко второму входу первого элемента ИЛИ. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 558266, кл. G 06 F 11/04, 1975.. 2,Авторское свидетельство СССР № 451994, кл. G 06 F 11/00, 1973 (прототип),
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782590873A SU723578A1 (ru) | 1978-03-17 | 1978-03-17 | Устройство дл контрол логических блоков |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782590873A SU723578A1 (ru) | 1978-03-17 | 1978-03-17 | Устройство дл контрол логических блоков |
Publications (1)
Publication Number | Publication Date |
---|---|
SU723578A1 true SU723578A1 (ru) | 1980-03-25 |
Family
ID=20753717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782590873A SU723578A1 (ru) | 1978-03-17 | 1978-03-17 | Устройство дл контрол логических блоков |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU723578A1 (ru) |
-
1978
- 1978-03-17 SU SU782590873A patent/SU723578A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU723578A1 (ru) | Устройство дл контрол логических блоков | |
SU1012252A1 (ru) | Устройство дл формировани случайных и псевдослучайных чисел | |
SU1442946A1 (ru) | Устройство дл проверки приборов контрол | |
SU847322A1 (ru) | Трехканальное мажоритарное устройство | |
SU1280634A1 (ru) | Многоканальный сигнатурный анализатор | |
SU388288A1 (ru) | Всесоюзная | |
SU1148009A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1175022A1 (ru) | Устройство дл контрол серий импульсов | |
SU1228140A1 (ru) | Устройство дл индикации | |
SU1656540A1 (ru) | Устройство дл тестировани цифровых блоков | |
SU1430956A1 (ru) | Многоканальный сигнатурный анализатор | |
SU881732A1 (ru) | Цифровой дискриминатор | |
SU811315A1 (ru) | Устройство дл индикации | |
SU1339460A1 (ru) | Устройство дл автоматического контрол сопротивлени изол ции электрических цепей | |
SU1610508A1 (ru) | Устройство дл контрол многоканального аппарата магнитной записи и воспроизведени | |
SU762014A1 (ru) | Устройство для диагностики неисправностей цифровых узлов 1 | |
SU570055A1 (ru) | Устройство дл контрол импульсных схем | |
SU888123A1 (ru) | Устройство дл контрол цифровых объектов | |
SU807303A1 (ru) | Устройство дл контрол цифровыхузлОВ | |
SU924657A2 (ru) | Измеритель коротких интервалов времени | |
SU932522A1 (ru) | Устройство дл регистрации времени работы оборудовани | |
SU1043668A1 (ru) | Устройство дл контрол счетчиков импульсов | |
SU798843A1 (ru) | Устройство дл контрол блокаСРАВНЕНи дВуХ чиСЕл | |
SU1108467A1 (ru) | Регистратор последовательности логических сигналов | |
SU548862A1 (ru) | Устройство дл диагностики неисправностей в логических схемах |