SU798843A1 - Устройство дл контрол блокаСРАВНЕНи дВуХ чиСЕл - Google Patents
Устройство дл контрол блокаСРАВНЕНи дВуХ чиСЕл Download PDFInfo
- Publication number
- SU798843A1 SU798843A1 SU782644549A SU2644549A SU798843A1 SU 798843 A1 SU798843 A1 SU 798843A1 SU 782644549 A SU782644549 A SU 782644549A SU 2644549 A SU2644549 A SU 2644549A SU 798843 A1 SU798843 A1 SU 798843A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- counter
- numbers
- trigger
- output
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКА СРАВНЕНИЯ ДВУХ ЧИСЕЛ
мента И, второй вход которого соединен со входом индикатора проверки и первым выходом триггера проверки, второй выход которого подключен ко второму входу трехвходового элемента И, третий вход которого соединен со входом генератора импульсов, первые входы триггера проверки и триггера отображени объединены и вл ютс входом пуска устройства, выход двухвходового элемента И подключен ко входу индикатора исправности, второй вход триггера отображени соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом элемента НЕ, вход которого подключен к выходу сумматора, введены элементы И, триггер управлени , делитель частоты, элемент И-НЕ, элемент ИЛИ-НЕ, блок индикации и счетчик циклов, при этом первый вход первого элемента И подключен к первому выходу триггера управлени , второй выход которого соединен с перовым входом второго элемента и/ второй вход которого объединен со BTopfcjM входом первого элемента И и подключен к выходу трехвходового элемента И и к первому входу делител частоты, второй вход которого соединен с первым, входом контролируемого блока сравнени двух чисел и со сче.тным входом триггера управлени , единичный и нулевой вход которого объединены с соответствующими в.ходами элемента ИЛИ-НЕ и подключены соответственно к первомуи второму выходу контролируемого блока сравнени двух чисел, второй и третий входы которого подключены соответственно к выходу первого и второго элементов И, четвертый вход контролируемого блока сравнени двух чисел вл етс пусковым .входом устройства и объединен с первым входом триггера проварки и с первым входом счетчика циклов, первый выход которого подключен ко второму входу триггера проверки и к первому входу элемента И-НЕ, второй вход которого подключен к выходу элемента ИЛИ-НЕ и к первому входу сумматора, а выход соединен со вторым входом э/гемента ИЛИ., второй вход сумматора соединен с выходом делител частоты и со вторым , входом счетчика циклов, второй выхоД которого соединен со входом блока индикации,
На фиг. 1 представлена структурна схема устройства; на.фиг. 2 - диаграмма его работы.
Устройство содержит ключи 1 и 2, контролируемый блок 3 сравнени чисел , триггер 4 управлени , элемент ИЛИ-НЕ 5, элемент И ,6, делитель 7 частоты, сумматор 8(по модулю дв, элемент И-НЕ 9, счетчик .10 циклов, блок11 индикации,элемент НЕ 12, элемент ИЛИ. 13, генератор импульсов 14, блок 15- оценки, триггер 16 проверки.
индикатор 18 исправности, индикатор 19 неисправности, элемент И 20, триггер 21 отображени .
Сущность предлагаемого устройства состоит в том, что дЛ автоматизации проверки и вы влени неисправности блока сравнени двух чисел, срдержащ го два счетчика А и Б и узел сравнени , в каждый из счетчиков после их сброса последовательно записываютс (в пор дке возрастани двоичные числа, на единицу превышающие момент равенства этих чисел, с последующей регистрацией формирующихс при этом сигналов А7Б или.. Так, например, в один счетчик(Б)за-. писываетс единица, и регистрируетс сигнал , затем в счетчик А поступает 2 импульса и регистрируетс сигнал А7Б (), затем в счетчик Б поступает два импульса и регистрируетс сигнал ,|()и т. д. .При этом провер ютс все элементы счетчиков и узла сравнени . При всех операци х регистрируетс правильность чередовани сигналов и Б7-А, а также отсутствие сигнала неисправности операции. При наличии сигнала неисправности операции цикл проверки останавливаетс и счетчик с отображением, регистрирующий номер операции в цикле проверки, показывае на какой операции остановлена проверка .
Работа устройства происходит следующим образом (фиг. 2),
При поступлении сигнала Пуск сбрасываютс счетчик циклов 10, триггер 4 управлени делитель 7.на два, счетчик- А 22 и счетчик Б 23 блока сравнени 3 двух чисел, триггер 16 проверки и триггер 21 .отображени блока 15 оценки. При этом загораетс индикатор проверки 17 и открываетс элемент И 6. Одновременно триггер 4 управлени открывает второй ключ 2. От генератора импульсов 14 через-элемент И б и ключ 2 импульс поступает в счетчик Б 23. При этом оказываетс , что в счетчике Б зарегистрирован один импульс, .а в счетчике А - ноль импульсов, в результате чего узлом сравнени 24 формируетс сигнал (фиг. 2 б). (т. к. )который переводит триггер 4 управлени в другое состо ние, открыва ключ 1, через который два импульса поступают в счетчик А 22. При поступлении первого из этих.двух импульсов в счетчик А прекращаетс сигнал БТ-А, т. к. в каждом счетчике заПлс-ано .по одному импульсу , что соответствует равенству двух чисел т. е. В-А.
Claims (2)
1... Авторское свидетельство СССР 5 498619, кл. q Об F 11/00, 1974.
2. Авторское свидетельство СССР 451994, кл. Q Об Г 11/00 1976. (прототип).:
.-I
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782644549A SU798843A1 (ru) | 1978-06-12 | 1978-06-12 | Устройство дл контрол блокаСРАВНЕНи дВуХ чиСЕл |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782644549A SU798843A1 (ru) | 1978-06-12 | 1978-06-12 | Устройство дл контрол блокаСРАВНЕНи дВуХ чиСЕл |
Publications (1)
Publication Number | Publication Date |
---|---|
SU798843A1 true SU798843A1 (ru) | 1981-01-23 |
Family
ID=20777031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782644549A SU798843A1 (ru) | 1978-06-12 | 1978-06-12 | Устройство дл контрол блокаСРАВНЕНи дВуХ чиСЕл |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU798843A1 (ru) |
-
1978
- 1978-06-12 SU SU782644549A patent/SU798843A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4379993A (en) | Pulse failure monitor circuit employing selectable frequency reference clock and counter pair to vary time period of pulse failure indication | |
SU798843A1 (ru) | Устройство дл контрол блокаСРАВНЕНи дВуХ чиСЕл | |
SU920788A1 (ru) | Устройство дл регистрации времени работы оборудовани | |
SU1407482A1 (ru) | Тремометр | |
SU1270708A1 (ru) | Устройство дл диагностики двигател внутреннего сгорани | |
SU723578A1 (ru) | Устройство дл контрол логических блоков | |
SU938221A1 (ru) | Многофункциональный логический пробник | |
SU884105A1 (ru) | Временной преобразователь интервала времени | |
SU548862A1 (ru) | Устройство дл диагностики неисправностей в логических схемах | |
SU1663694A1 (ru) | Устройство дл контрол времени опережени синхронизатора | |
SU1124313A1 (ru) | Устройство дл автоматического контрол и поиска неисправностей | |
SU1752347A1 (ru) | Измеритель частоты пульса | |
SU847321A1 (ru) | Устройство дл контрол источникапОСлЕдОВАТЕльНОСТи иМпульСОВ | |
SU640245A1 (ru) | Измеритель интервалов времени | |
SU1385283A1 (ru) | Селектор последовательности импульсов | |
SU1499519A1 (ru) | Устройство дл контрол параметров знакосинтезирующего узла печатающего механизма | |
SU696463A1 (ru) | Устройство дл автоматического контрол и поиска неисправностей | |
SU890550A1 (ru) | Селектор импульсов по длительности | |
SU1383359A1 (ru) | Многовходовый сигнатурный анализатор | |
SU480185A1 (ru) | Генератор нормализованных импульсов | |
SU520717A2 (ru) | Датчик испытательных комбинаций параллельного кода | |
SU1059594A1 (ru) | Устройство дл контрол числа циклов работы оборудовани | |
SU1280634A1 (ru) | Многоканальный сигнатурный анализатор | |
SU864538A1 (ru) | Устройство допускового контрол | |
SU830392A1 (ru) | Устройство дл контрол логическихСХЕМ |