SU1383359A1 - Многовходовый сигнатурный анализатор - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  и диагностики цифровых устройств. Целью изобретени   вл етс  уменьшение аппаратных затрат. Анализатор содержит п триггеров 1-1, ..., -п по числу информационных входов, первый сумматор 2 по модулю два, (п-1) элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3-1, ..., 3-(п--1), элемент 2И- ИЛИ 4, элемент НЕ 5, второй сумматор 6 по модулю два, одновибратор 7. Анализатор работает в двух режимах: режиме с жесткой синхронизацией, при котором сигнатура формируетс  по внешним синхросигналам, и асинхронном режиме, при котором изменени  сигналов на информационных входах через второй сумматор по модулю два запускают одновибратор, который формирует внутренние синхросигналы. 1 ил.

Description

д-п.

)

оо оо со со ел

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  и диагностики цифровых устройств.

Целью изобретени   вл етс  уменьшение аппаратных затрат.

На чертеже представлена функциональна  схема предлагаемого анализатора.

Анализатор содержит п триггеров 1-1, ..., 1-л по числу информационных входов анализатора , первый сумматор 2 по модулю два, «--1 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3-1, ..., 3- (п- 1), элемент 2И-ИЛИ 4, элемент НЕ 5, второй сумматор 6 по модулю два, одновибратор 7. Анализатор имеет информационные входы 8-1, ..., 8-п, входы сброса 9 и задани  режима 10, а также синхровход 11.

Анализатор работает следующим образом .

Перед началом работы на вход 9 сброса подаетс  сигнал начальной установки, сбрасывающий триггеры 1-1, ..., 1-rt в начальное, например нулевое, состо ние, затем информационные входы 8-1, ..., 8-п анализатора подключаютс  к выходным шинам провер емого устройства (неиспользуемые входы, если они имеютс , подключаютс  к шине логического «О), синхровход П подклйча- етс  к выходу источника синхроимпульсов про)зер емого устройства (если в устройстве отсутствует синхровыход, то на вход 11 подаетс  логический «О).

В режиме контрол  цифровых устройств с жесткой синхронизацией вход 10 подключаетс  к шине логического «О, что обеспечивает прохождение синхросигналов с входа 1 1 на синхровходы триггеров 1-1, ..., 1-п. На информационные входы триггеров 1-2, ..., 1-п поступает результат операции ИСКЛЮЧАЮЩЕЕ ИЛИ с выходов элементов 3-1, ..., 3-(п-1), на входы которых поступает исследуема  информаци  со входов 8-1, ..., 8-п и информаци , снимаема  с предыдущего триггера, исключением  вл етс  триггер 1-1, на информационный вход которого поступают сигналы с выхода сумматора 2.

В асинхронном режиме работы вход 10 подключаетс  к шине логической «1, обеспечива  формирование импульсов переключени  триггеров 1-1, ..., 1-п по перепадам напр жени  на выходах контролируемого устройства. По нечетному -числу перепадов на входе сумматора 6 по вл етс  фронт (передний или задний) сигнала, в результате чего на входе одновибратора 7 формируетс  импульс длительностью т, который, проход  через элемент 4, поступает на синхровходы триггеров 1-1, ..., 1-п, обеспечива  тем самым сдвиг содержимого триггеров. Занесение

информации в триггеры 1-1, ..., 1-п производитс  по заднему фронту импульса т.

По окончании цикла проверки на триггерах 1-1, ..., 1-п содержитс  код выходной информации провер емого устройства. Вывод о правильности работы контролируемого устройства может быть сделан путем сравнени  этого кода с контрольным числом (сигнатурой), полученным ранее, например при проверке заведомо исправного такого же устройства. Содержимое триггеров 1-1, ..., 1-п может быть выведено на индикацию дл  визуального сравнени  или в цифровой компаратор дл  автоматизации процесса отбраковки неисправных изделий.

Claims (1)

1. Формула изобретени 

   5

   0

   Многовходовый сигнатурный анализатор, содержащий п триггеров, где п - число входов анализатора, п-1 элементов ИС0 КЛЮЧАЮШЕЕ ИЛИ, одновибратор, элемент 2И-ИЛИ, элемент НЕ и первый сумматор по модулю два, выход которого соединен с информационным входом первого триггера, один из входов первого сумматора по модулю два  вл етс  первым информационным входом анализатора,группа, входов первого сумматора по модулю два соединена с выходами соответствующих триггеров, в том числе и п-го, в соответствии с видом образующего полинома, первый вход г-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (, ..., п-1)  вл етс  (t+l)-M информационным входом анализатора, выход i -ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с информационным входом (/+1)-го триггера, выход t -ro триггера соединен с вторым входом соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, синхровходь триггеров объединены и подключены к выходу элемента 2И-ИЛИ, первый вход которого соединен с входом элемента НЕ и  вл етс  входом задани  режима анализатора, второй и третий входы

   0 элемента 2И-ИЛИ подключены соответственно к выходу элемента НЕ и к синхровходу анализатора, входы сброса триггеров объединены и подключены к входу сброса анализатора , отличающийс  тем, что, с целью уменьшени  аппаратных затрат, он содер5 жит второй сумматор по модулю два, входы которого подключены к соответствующим информационным входам анализатора, а выход второго сумматора по модулю два подключен к входам запуска по положительному и отрицательному перепадам напр жени 

   одновибратора, выход которого соединен с четвертым входом элемента 2И-ИЛИ.

   5