SU1188882A1 - Резервированный делитель частоты - Google Patents
Резервированный делитель частоты Download PDFInfo
- Publication number
- SU1188882A1 SU1188882A1 SU843730102A SU3730102A SU1188882A1 SU 1188882 A1 SU1188882 A1 SU 1188882A1 SU 843730102 A SU843730102 A SU 843730102A SU 3730102 A SU3730102 A SU 3730102A SU 1188882 A1 SU1188882 A1 SU 1188882A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency division
- output
- input
- frequency
- outputs
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
РЕЗЕРВИРОВАННЫЙ ДЕЛИ ТЕЛЬ ЧАСТОТЫ, содержащий первый, вто рой и третий каналы делени частоты, каж дый из которых состоит из счетчика импуль сов, выполненного на триггерах, счетны вход первого из которых каждого канал делени частоты соединен с соответствующей входной щиной, и первый, второй и третий мажоритарные элементы, первый, второй и третий входы каждого из которых соединены с пр мыми выходами счетчиков импульсов соответственно первого, второго и третьего каналов делени частоты, выход- соответственно с первой, второй и третьей выходными шинами, отличающийс тем, что, с целью повышени надежности работы делител частоты, в каждый канал делени частоты введен элемент И-НЕ. первый вход которого соединен с инверсным выходом счетчика импульсов данного канала делени частоты, второй вход - с соответствующей выходной шиной, выходы - с входами сброса триггеров счетчика импульсов данного канала делени частоты.
Description
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники при наличии повышенных требований по надежности работы устройства.
Цель изобретени - повышение надежности работы устройства.
На фиг. 1 приведена электрическа функ циональна схема резервированного делител частоты; на фиг. 2 - временные диаграммы , по сн ющие работу.
Резервированный делитель частоты содержит первый, второй и третий каналы 1, 2 и 3 делени частоты, каждый из которых состоит из счетчика 4-1, 4-2 и 4-3 импульсов, выполненного на триггерах 5-1,.. ., 5-п, счетный вход первого из которых каждого канала 1 2 и 3 делени частоты соединен с соответствующей входной шиной 6, 7, 8, и первый, второй и третий мажоритарные элементы 9, 10, и 11, первые, вторые и третьи входы которых соединены с пр мыми выходами счетчиков 4-1, 4-2 и 4-3 импульсов первого, второго и третьего каналов 1, 2 и 3 делени частоты соответственно , выходы - с первой, второй и третьей выходными щинами 12, 13 и 14 соответственно , каждый канал 1, 2 и 3 делени частоты содержит элемент 15-1, 15-2 и 15-3 И-НЕ, первые входы которых соединены с инверсными выходами счетчиков 4-1, 4-2 и импульсов данного канала 1, 2 и 3 делени частоты, вторые входы - с соответствующими выходными шинами 12, 13 и 14, выходы - с входами сброса триггеров 5-1,..., 5-п, счетчиков 4-1, 4-2 и 4-3 импульсов данного канала 1, 2 и 3 делени частоты. Триггеры 5-1,..., 5-п должны иметь асинхронный вид сброса.
Резервированный делитель частоты работает следующим образом.
Импульсы входной частоты синхронно поступают с шин 6, 7 и 8 на входы счетчиков 4-1, 4-2 и 4-3, которые могут быть как параллельного, так и последовательного типа.
В случае исправной синхронной работы каналов 1, 2 и 3 сигналы на выходах элементов 9, 10 и 11 {фиг. 2г) и на инверсных выходах счетчиков 4-1, 4-2 и 4-3 (фиг. 2 а б, в) наход тс в противофазе. При этом на выходах элементов 15-1, 15-2 и 15-3 формируетс единичный потенциал не вли ющий на работу счетчиков 4-1, 4-2 и 4-3, за исключением моментов изменени состо ни инверсных выходов счетчиков 4-1, 4-2 и 4-3 с низкого потенциала на высокий.
когда за счет задержки 1з в мажоритарных элементах 9, 10 и 11 на выходах элементов 15-1, 15-2 и 15-3 формируетс короткий , длительностью близкой к ta отрицательный импульс (фиг. 2д, е, ж), который , поступа на входы сброса триггеров 5-1,..., 5-п, осуществл ет дополнительную синхронизацию счетчиков 4-1, 4-2 и 4-3 в каждом периоде выходной частоты.
В случае возникновени сбо в одном
из каналов делени частоты, например в канале 1 в момент времени ti, когда на выходе элемента 9 действует нулевой потенциал (фиг. 2г), счетчик 4-1, в котором произощел сбой, продолжает счет импульсов до момента времени iz, когда на его инверсном выходе установитс единичный потенциал (фиг. 2а). После этого на выходе элемента 15-1, за счет совпадени единичных потенциалов с выхода элемента 9 и инверсного выхода счетчика 4-1 формируетс нулевой потенциал, который удерживает триггеры 5-1 5-п сбивщегос
счетчика 4-1 в исходном нулевом состо нии до по влени на выходах элемента 9 нулевого потенциала. Таким образом осуществл етс синхронизаци сбивщегос канала 1.
В случае возникновени сбо в одном из каналов делени частоты, например в канале 2 в момент времени ta, когда на выходе элемента 10 действует единичный потенциал (фиг. 2г), на выходе элемента
15-2 сразу же формируетс нулевой потенциал (фиг. 2е), удерживающий триггеры 5-i, ..., 5-п счетчика 4-2 сбившегос канала 2 в исходном нулевом состо нии до по влени на выходах элемента 10 нулевого потенциала. Таким образом осуществл етс синхронизаци сбившегос канала делени частоты и в этом случае.
Максимальное врем Тс синхронизации сбивщегос канала делени частоты не превышает одного периода повторени выход0 ных импульсов.
Таким образом, при поступлении счетных импульсов по входным шинам 6, 7 и 8 обеспечиваетс синхронно-синфазный режим работы всех каналов делени частоты резервированного делител частоты. Вы ход из стро одного из каналов делени частоты не приводит к искажению выходных сигналов.
Кроме того, даже при полном отказе в работе одного из каналов делени частоты и сбое другого происходит автоматическое фазирование их.
а 5 8
«V г tj
.tc.tc
Claims (1)
- РЕЗЕРВИРОВАННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ, содержащий первый, второй и третий каналы деления частоты, каждый из которых состоит из счетчика импульсов, выполненного на триггерах, счетный вход первого из которых каждого канала деления частоты соединен с соответствующей входной шиной, и первый, второй и третий мажоритарные элементы, первый, второй и третий входы каждого из которых соединены с прямыми выходами счетчиков импульсов соответственно первого, второго и третьего каналов деления частоты, выход— соответственно с первой, второй и третьей выходными шинами, отличающийся тем, что, с целью повышения надежности работы делителя частоты, в каждый канал деления частоты введен элемент И—НЕ. первый вход которого соединен с инверсным выходом счетчика импульсов данного канала деления частоты, второй вход — с соответствующей выходной шиной, выходы — с входами сброса триггеров счетчика импульсов S данного канала деления частоты. ® фиг.;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843730102A SU1188882A1 (ru) | 1984-04-24 | 1984-04-24 | Резервированный делитель частоты |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843730102A SU1188882A1 (ru) | 1984-04-24 | 1984-04-24 | Резервированный делитель частоты |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1188882A1 true SU1188882A1 (ru) | 1985-10-30 |
Family
ID=21114931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843730102A SU1188882A1 (ru) | 1984-04-24 | 1984-04-24 | Резервированный делитель частоты |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1188882A1 (ru) |
-
1984
- 1984-04-24 SU SU843730102A patent/SU1188882A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 752809, кл. Н 03 К 21/40, 24.01.78. Авторское свидетельство СССР № 930687, кл. Н 03 К 23/00 05.11.80. Авторское свидетельство СССР № 645282, кл. Н 03 К 23/40, 12.09.77. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4412342A (en) | Clock synchronization system | |
SU1188882A1 (ru) | Резервированный делитель частоты | |
SU1001495A1 (ru) | Устройство дл контрол последовательности импульсов | |
KR900000087B1 (ko) | 병렬 동기 운전장치 | |
SU790120A1 (ru) | Устройство дл синхронизации импульсов | |
SU1182668A1 (ru) | Делитель частоты следовани импульсов | |
SU1330756A1 (ru) | Резервированный делитель частоты | |
SU864582A1 (ru) | Устройство дл фазировани синхронных источников импульсов | |
SU553737A1 (ru) | Устройство синхронизации | |
SU1383359A1 (ru) | Многовходовый сигнатурный анализатор | |
SU1683173A1 (ru) | Преобразователь асинхронной импульсной последовательности в двоичный код | |
KR920006931Y1 (ko) | 홀수분주회로 | |
SU1265981A1 (ru) | Устройство дл выделени импульсов | |
SU1290504A1 (ru) | Устройство дл синхронизации сигналов | |
SU736382A1 (ru) | Резервированный делитель-формирователь | |
SU1280631A1 (ru) | Устройство дл подключени источников информации к общей магистрали | |
SU1695530A1 (ru) | Резервированное пересчетное устройство | |
SU601828A1 (ru) | Резервированный делитель частоты | |
SU809483A1 (ru) | Фазовый компаратор | |
SU471582A1 (ru) | Устройство дл синхронизации импульсов | |
SU754660A1 (ru) | Устройство выделения одиночного импульса | |
SU1221769A1 (ru) | Трехканальное резервированное устройство дл синхронизации сигналов | |
SU790212A1 (ru) | Устройство дл синхронизации импульсов | |
SU1367152A2 (ru) | Резервированный делитель частоты следовани импульсов | |
SU1128376A1 (ru) | Устройство дл синхронизации импульсов |