KR920006931Y1 - 홀수분주회로 - Google Patents

Abstract

내용 없음.

Description

홀수분주회로

제1도는 이 고안의 실시예에 따른 홀수분주회로의 상세회로도이다.

제2도는 제1도의 주요 부분에서의 출력신호의 파형도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 익스클루시브 오아게이트 20 : 카운터

30 : 앤드게이트 40,50 : 플립플롭

60 : 반전게이트

이 고안은 홀수분주회로에 관한 것으로서, 상세하게는 컴퓨터등의 디지탈 시스템에서 이용되는 특정펄스의 주파수를 구현하기 위하여 소정펄스의 주파수를 홀수분주하기 위한 개량된 회로에 관한 것이다.

통상적으로, 소정의 주기를 갖는 클럭펄스를 출력하는 펄스발생기로 동작되는 많은 디지탈소자들로 구성되는 디지탈 시스템에 있어서, 특정의 디지탈 소자는 상기의 펄스발생기로부터 출력되는 기본클럭펄스로 동작되지만 대부분의 디지탈소자는 상기의 기본클럭펄스를 소정배수로 분주한 클럭펄스로 동작된다.

예를 들어, 펄스발생기에서 출력되는 24MHz의 기본클럭펄스로 동작되는 마이크로 프로세서(micro-processor)와 이를 3분주한 8MHz의 클럭펄스로 동작되는 다른 마이크로 프로세서와의 호환성을 갖도록하기 위해서는 필연적으로 3분주회로가 구축되어야만 한다.

일반적으로는 기본클럭펄스로 짝수분주하는 분주회로가 범용으로 사용되고는 있지만, 홀수분주하는 분주회로는 회로의 구성에 따라 많은 회로소자로 구성되어야 하기때문에 용도가 제한되어 사용되고 있다. 아울러 짝수분주하는 분주회로는 하나의 카운터로도 구현이 가능하지만 홀수분주하는 분주회로는 카운터등을 포함한 많은 논리소자로 구성되어야 하기 때문에 회로구성에 따른 단가가 상승되는 큰 요인이 되었다. 또한 서로 상이한 클럭펄스를 출력하는 고가인 두개의 펄스발생기를 사용하여 시스템을 구비할 때도 단가가 상승되는 요인이 되었다.

따라서, 이 고안의 목적은 상술한 바와 같은 단가의 상승요인을 배제하고, 저렴한 소자를 이용하여 간단하게 3분주된 클럭펄스 이외에 모든 홀수분주신호를 구할 수 있는 홀수분주회로를 제공하는 데 있다.

상기한 목적을 달성하기위한 수단으로서, 이 고안은 기본클럭펄스와 분주펄스를 인가하는 익스크루시브(exclusive) 오아게이트와, 상기 익스크루시브 오아게이트의 출력신호로 동기되어 카운트 업(conunt up)된 이진신호를 출력하는 카운터와, 상기 카운터의 출력단중 복수의 출력단 신호를 인가하여 소정의 논리신호를 출력하는 앤드게이트와, 상기의 익스크루시브 오아게이트의 출력을 반전하는 반전게이트와, 상기 반전게이트의 출력신호로 동기되고 아울러 상기 앤드게이트의 출력을 입력으로 하는 제1플립플롭과, 상기 제1플립플롭의 출력으로 동기되고 아울러 부출력신호를 궤환하여 입력하는 제2플립플롭으로 구성됨을 특징으로 한다.

이하 첨부도면을 참고로 하여 이 고안의 실시예를 상세히 설명한다.

제1도는 이 고안의 일실시예를 예시한 상세회로도로서, 인출번호 10은 익스크루시브 오아게이트(이하 XOR라고 칭함)로서, 펄스발생기(도면에 도시되어 있지 않음)에서 출력되는 기본클럭펄스(이하 기본펄스라고 통침함)와 아래에서 설명될 제2플립플롭(50)에서 출력되는 분주신호를 입력하여 상기의 기본펄스와 동일 주파수를 갖는 소정의 신호를 출력한다.

상기 XOR(10)의 출력으로 동기되는 카운터(20)는 카운트 업되면서 이진신호를 출력하며, 아래에서 설명될 제1플립플롭(10)의 부출력단자에서 출력되는 신호로 클리어된다.

상기의 카운터(20)의 출력단자(Q0, Q1, Q2, Q3)중 Q1단자와 Q2단자에서 출력되는 신호를 인가하여 논리곱하는 앤드게이트(30)의 출력을 입력으로 하고, 아울러 상기 XOR(10)의 출력을 반전하는 반전게이트(60)의 출력으로 동기되는 제1플립플롭(40)은 그 출력을 제2플립플롭(50)의 동기단자로 제공한다. 이때 상기한 앤드게이트(30)의 두 입력은 표1에 표한 바와 같이 본 발명 회로의 실시예에 따라 선택적으로 입력된다. 그 이유는 제2도의파형도에 도시된 카운터(20)의 출력(Q0, Q1, Q2)에 대응하는 파형(S2, S3, S4)을 참조하면 이해할 수 있다.

[표 1]

제2플립플롭(50)은 부출력단자의 출력이 궤환되어 자체의 데이타단자 D2로 인가되고, 정출력단자 Q2의 출력은 분주펄스롬서 상기의 XOR(10)의 한 입력단자로 인가된다.

상기의 제1플립플롭(40)과 제2플립플롭(50)은 D플립플롭으로서, 동기될 때마다 데이타단자로 입력된 논리신호를 정출력단자로 출력하는 회로소자이다.

상기의 회로 구성은 기본펄스를 13분주하기 위한 것으로서, 표1에 표한 바와 같이 카운터(20) 출력중 Q1과 Q2가 상기 앤드게이트(30)의 두 입력단에 접속되면 제2플립플롭(50)에서 홀수번째의 분주신호를 최종적으로 얻을 수 있다.

제2도는 13분주의 회로구성을 한 제1도의 주요부분에서의 출력파형도이다.

다음은 13분주 신호를 얻을 수 있는 제1도의 회로구성에 따른 작용효과를 구체적으로 설명한다.

먼저, 기본클럭펄스(제2도의 S1)가 XOR(10)을 통하여 카운터(20)의 동기단자로 제공될 때, 카운터(20)는 카운터 업되어 출력단자(Q1-Q3)를 통하여 이진데이타를 출력하는 데, 상기의 QO단자에서는 7개의 기본클럭펄스를 주기로하여 짝수번째의 기본클럭펄스가 인가될 때마다 기본클럭펄스의 2분주신호(제2도의 S2)를 출력하게 되고, 상기의 Q1단자에서는 제2도의 S3에 도시된 바와 같이 세번째의 기본클럭펄스의 인가될 때 기본클럭펄스의 4분주된 신호와 7번째의 기본클럭펄스가 인가될 때에는 기본클럭펄스의 반전된 신호가 출력되며, 상기의 Q2단자에서는 제2도의 S4에 도시되어 있는 바와 같이 다섯번째의 기본클럭펄스가 인가될 때 기본클럭펄스의 5분주신호를 출력하게 된다.

앤드게이트(30)에서는 카운터(20)의 Q1및 Q2단자의 출력신호를 논리곱하여 7번째의 기본클럭펄스가 인가될때에만 하이레벨의 신호(제2도의 S5)를 출력하게 되고, 이와동시에 반전게이트(60)를 통하여 출력되는 기본클럭펄스에 의해 동기되는 제1플립플롭(40)은 하이신호(제2도의 S7)를 출력하여 제2플립플롭(50)을 동기시킨다.

이와동시에 상기의 플립플롭(40)의 부출력단자에서 출력된 로우레벨신호에 의해 카운터(20)를 클리어시킨다.

한편, 데이타단자D2에 하이신호가 인가된 상태의 제2플립플롭(50)은 제1플립플롭(40)에서 출력되는 하이레벨신호로 동기되어서 14번째의 기본클럭펄스가 인가되기까지 13분주의 하이레벨의 신호를 출력하게 된다.

즉, 13개의 기본클럭펄스를 주기로하여 상기의 회로동작을 반복하게 되므로써 기본클럭펄스의 13분주신호를 계속 출력하게 된다.

이상에서 설명한 바와 같이 이 고안에 의하면, 카운터의 출력단신호를 선택및 조합하여 앤드게이트로 제공하므로써 7분주 또는 13분주등의 홀수번째신호를 얻을 수 있어 기본클럭펄스의 홀수분주신호를 얻기 위한 시스템에 범용적으로 적용할 수 있는 이점이 있다.

Claims (1)

1. 펄스발생기로부터 출력되는 기본클럭펄스를 분주하는 분주회로에 있어서, 상기의 기본클럭펄스의 하기의 분주펄스를 인가하는 익스크루시브 오아게이트(10)와, 상기 익스크루시브 오아게이트(10)의 출력신호로 동기되고, 동기될 때마다 카운트 업되어 이진신호를 출력하며, 하기의 제1플립플롭의 부출력단자에서 출력되는 신호로 클리어되는 카운터(20)와, 요망된 홀수분주가 얻어지도록 상기 카운터(20)의 출력단자중 두출력단자를 선택하여 출력되는 상기의 이진신호를 인가하는 앤드게이트(30)의, 상기 앤드게이트(30)의 출력을 데이타단자로 인가하고, 상기 익스크루시브 오아게이트(10)의 출력을 반전시키는 반전게이트(60)의 출력으로 동기되 때 상기 데이타단자로 인가되는 논리신호를 정출력단을 통하여 출력하는 제1플립플롭(40) 및, 상기 제1플립플롭(40)의 정출력단자신호로 동기되고, 자체의 부출력단자신호가 궤환되어 자체의 데이타단자로 인가되며, 정출력단자에서는 분주신호를 출력하는 제2플립플롭(50)으로 구성하여, 기본클럭펄스를 홀수분주한 신호를 출력하는 것을 특징으로 하는 홀수분주회로.