KR920000698Y1

KR920000698Y1 - 클럭 소스 선택시 글리치 제거회로

Info

Publication number: KR920000698Y1
Application number: KR2019880016451U
Authority: KR
Inventors: 박성준
Original assignee: 삼성전자 주식회사; 안시환
Priority date: 1988-10-05
Filing date: 1988-10-05
Publication date: 1992-01-20
Also published as: KR900008865U

Abstract

내용 없음.

Description

클럭 소스 선택시 글리치 제거회로

제1도는 종래의 회로도.

제2도는 제1도에 따른 파형도.

제3도는 본 고안에 따른 회로도.

* 도면의 주요부분에 대한 부호의 설명

50 : 분주기 60 : 클럭신호 발생기

70 : 래치 80 : 클럭선택부

본 고안은 클럭소스선택시 글리치(Glitch)제거 회로에 관한 것으로, 특히 고속 클럭소스 선택시 글리치 발생을 방지하여 안정하게 클럭소스를 선택할수 있는 클럭 소스 선택시 글리치 제거회로에 관한 것이다.

제1도는 종래의 클럭소스 선택회로로서, 카운터(10), 클럭신호발생기(20), 래치(30), 멀티플렉서(40)로 구성된다.

그리고 제2도는 종래의 회로에 따른 파형도로서 (a)는 입력단자(2)를 통한 소정의 제1클럭신호의 파형이며, (b)는 클럭신호발생기(20)의 소정의 출력단자를 통한 제2클럭신호의 파형이고, (c)는 래치(30)의 제1소정의 출력단자를 통한 출력신호의 파형이며, (D)는 래치(30)의 제2소정의 출럭단자를 통한 출력신호의 파형이고, (e)는 멀티플렉서(40)의 출력단자(Y)를 통한 출력신호의 파형이다.

제1도 및 제2도를 참조하여 종래의 회로에 대해 간략히 설명하면 다음과 같다. 입력단자(1)을 통한 소정의 기본주파수가 분주기(10)의 클럭단자(CK)로 입력하면 상기 분주기(10)는 클럭단자(CK)로 입력된 기본주파수를 소정 분주한후 출력단자(QC)를 통해 클럭신호발생기(20)의 클럭단자(CLK)로 입력한다. 이에따라 상기 클럭신호발생기(20)는 출력단자(Q0-Q11)로 다수의 클럭신호를 생성 출력하며 그중 사용자가 임의로 선택한 제2도(b)와 같은 소정의 클럭신호는 멀티플렉서(40)의 입력단자(C2)로 입력한다. 또한 입력단자(2)를 통한 제2도(a)와 같은 소정의 제1클럭신호가 상기 멀티 플렉서(40)의 입력단자(CO)로 입력한다.

한편 래치(30)는 데이타 입력단자(4)를 통한 소정의 데이타(도시하지 않음 마이컴에서 발생)를 클럭단자(5)를 통한 소정의 클럭선택 신호에 따라 출력단자(1Q-Q8)로 각각 래치 출력한다.

그리고 상기 래치(30)는 출력단자(1Q-Q8)중 선택된 출력단자(1Q, 2Q)를 통해 제2도(c)와 (d)와 같은 파형 즉 선택 신호를 생성하여 멀티플렉서(40)의 입력단자(A, B)로 각각 입력한다.

이때 상기 멀티플렉서(40)는 입력단자(A, B)로 입력하는 선택신호의 파형에 따라 입력단자(CO) 혹은 (C2)로 입력한 파형을 제2도(e)와 같이 선택하여 출력단자(Y)를 통해 출력한다. 그러나 상기 선택신호가 비동기 데이타인 마이컴에 의해 생성하므로 고속 클럭 변경시 상기 멀티플렉서(40)의 출력단자(Y)를 통해 출력되는 신호중 제2도(e)의 (T1)부분과 같은 글리치(Glitch)현상이 발생하는 문제점이 있었다.

따라서 본 고안의 목적은 클럭소스변경시 종래의 클럭값을 그대로 유지하도록 함으로 고속클러변경시에도 안정적으로 글리치를 제거할 수 있는 클럭소스 선택시 글리치 제거회로를 제공함에 있다.

이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.

제3도는 본 고안에 따른 회로도로서, 기준신호입력단자(91)을 통한 소정의 기준클럭신호를 클럭단자(CK)로 입력하여 소정 분주한후 상기 분주신호를 출력단자 (QA, QB, QC, QD)중 선택된 출력단자로 출력하는 분주기(50)와, 상기 분주기(50)의 분주신호를 클럭단자(CLK)로 입력하여 소정 분주한후 출력단자(Q0-Q11)로 각각 다른 다수의 클럭신호를 생성 출력하는 클럭신호발생기(60)와, 데이타 입력단자(94)를 통해 입력하는 소정데이타를 클럭선택입력단자(95)를 통한 소정의 클럭선택신호에 따라 래치하는 래치(70)와, 상기 클럭신호발생기(60)에서 임의로 출력된 두 클럭신호와 입력단자(92) 및 (93)을 통한 클럭신호를 상기 래치(70)에서 래치 출력된 클럭 선택신호에 의해 선택 출력하는 클럭선택부(80)로 구성된다.

상기 구성중 클럭선택부(80)는 앤드게이트(81-84)로 구성되어 상기 클럭신호 발생기(60)에서 출력된 클럭신호와 상기 래치(70)의 출력데이타를 입력하여 클럭을 선택 출력하는 선택 출력수단과, 상기 선택 출력수단에서 선택된 클럭신호를 노아링하는 노아게이트(85)와 상기 클럭 선택 신호 입력단자(95)를 통한 클럭선택 신호가 인에이블단자(E)로 입력함에 따라 상기 노아게이트(85)의 출력을 래치하여 반전 출력단자(Q)로 출력하는 플립플롭(86)로 구성된다.

이하 본 고안을 제3도를 참조하여 상세히 설명한다.

먼저 분주기(50)는 기준신호입력단자(91)를 통한 소정의 기준 클럭 신호가 클럭단자(CK)로 입력함에 따라 카운팅하여 소정 분주한 신호를 출력단자(QC)를 통해 출력하여 클럭방생기(60)의 클럭단자(CLK)로 입력한다.

이로 인해 상기 클럭 발생기(60)는 클럭단자(CLK)로 입력하는 소정 분주신호에 의해 카운팅함에 따라 분주되어 출려단자(Q0-Q11)을 통해 서로 다른 클럭신호를 생성한다. 그리고 상기 클럭발생기(60)에서 선택된 임의의 제2클럭신호는 각각 앤드게이트(81)의 한단자 및 앤드게이트(82)의 한단자로 입력한다. 또한 입력단자(92) 및 (93)을 통한 소정의 클럭신호는 각각 앤드게이트(83)의 한단자 및 앤드게이트(84)의 한단자로 입력한다.

한편 래치(70)은 클럭선택입력단자(95)를 통한 소정의 클럭선택신호가 클럭단자(CK)로 입력함에 따라 데이타 입력단자(94)를 통한 소정의 데이타를 입력단자(1D-4D)로 입력하여 출력단자(1Q,, 2Q ,, 3Q ,, 4Q ,)중 선택된 출력단자(1Q,, 2Q ,)를 통해 래치 출력한다.

그리고 상기 래치(70)의 출력단자(1Q)를 통한 출력신호는 각각 상기 앤드게이트(82) 및 (84)의 다른 단자로 입력하고 상기 래치(70)의 출력단자()을 통한 출력신호는 각각 상기 앤드게이트(81) 및 (83)의 다른단자로 입력한다. 또한 상기 래치(70)의 출력단자(2Q)를 통한 출력신호는 각각 상기 앤드게이트(83) 및 (84)의 또다른 단자로 입력하고 상기 래치(70)의 출력단자()를 통한 출력신호는 각각 앤드게이트(81) 및 (82)의 또다른 단자로 입력한다. 그러므로 상기 앤드게이트(81-84)에 의해 각각 비교 선택된 소정의 클럭신호는 각각 노아게이트(85)의 각 입력단자로 입력하고 상기 노아게이트(85)의 소정 클럭신호는 상기 플립플롭(86)의 입력단자(D)로 입력한다. 이때 상기 플립플롭(86)은 클럭 선택입력단자(95)를 통해 인에이블단자(E)로 입력하는 소정의 클럭선택신호에 의해 입력단자(D)로 입력된 소정의 클럭신호를 래치한후 출력단자(Q)를 통해 출력한다. 여기서 데이타입력단자(94)를 통한 소정의 비동기 데이타가 상기 래치(70)의 입력단자(1D-4D)로 입력하는 동안 클럭선택단자(95)를 통한 소정의 클럭선택 신호가 “로우”이므로 상기 플립플롭(86)은 종전의 값을 그대로 보관하고 있다. 그리고 클럭선택단자(95)를 통한 소정의 클럭신호가 “하이”로 되는 순간에 상기 플립플롭(86)은 입력단자(D)로 래치돈 클럭신호를 반전 출력단자()를 통해 선택된 시스템으로 출력하므로 클럭변경시 글리치 현상을 제거할 수 있다.

상술한 바와같이 본 고안은 클럭소스 변경시 종래의 클럭값을 그대로 유지하도록 고속클럭 변경시에도 안정적으로 글리치를 제거할 수 있는 잇점이 있다.

Claims

클럭소스 선택시 글리치제거회로에 있어서, 기준신호입력단자(91)을 통한 소정의 기준클럭신호를 클럭단자(CK)로 입력하여 소정 카운팅하여 생성한 소정의 분주신호를 출력단자(QA, QB, QC, QD)중 선택된 출력단자로 출력하는 분주기(50)와, 상기 분주기(50)의 분주신호를 클럭단자(CLK)로 입력하여 소정 분주한후 출력단자(Q10-Q11)로 각각 다른 다수의 클럭신호를 생성 출력하는 클럭신호발생기(60)와, 데이타 입력단자(94)를 통해 입력하는 소정 데이타를 클럭선택 입력단자(95)를 통한 소정의 클럭선택신호에 따라 래치하는 래치(70)와, 상기 클럭신호발생기(60)에서 임의로 선택된 두 클럭신호와 입력단자(92) 및 (93)을 통한 클럭신호를 상기 래치(70)의 출력인 선택선호에 의해 선택 출력하는 클럭선택부(80)로 구성됨을 특징으로 하는 클럭소스 선택시 글리치 제거회로.
제1항에 있어서, 상기 클럭선택부(80)가 상기 클럭신호발생기(60)의 클럭신호와 입력단자(92, 93)을 통한 클럭신호를 상기 래치(70)을 통한 선택신호에 따라 출력하는 선택출력수단과, 상기 선택출력수단에서 선택된 클럭신호를 노아링 출력하는 노아게이트(85)와, 상기 클럭선택 입력단자(95)를 통한 클럭선택신호가 인에이블단자(E)로 입력함에 따라 상기 노아게이트(85)의 출력신호를 입력단자(D)로 입력하여 래치한 후 반전출력단자(Q)를 통해 출력하는 플립플롭(86)으로 구성됨을 특징으로 하는 클럭소스선택시 글리치 제거회로.