KR100188079B1

KR100188079B1 - 링 카운터를 이용한 분주회로

Info

Publication number: KR100188079B1
Application number: KR1019910005385A
Authority: KR
Inventors: 이성원
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1991-04-03
Filing date: 1991-04-03
Publication date: 1999-06-01
Also published as: KR920020853A

Abstract

본 발명의 링 카운터를 이용한 분주회로는 기본 클럭신호를 분수배 분주한 분주신호를 얻을 수 있는 것으로, 복수개의 플립플롭(10)(20)(30)이 링형태로 연결되어 클럭신호를 카운터하는 링 카운터(1)와, 상기 리세트신호(RESET)에 따라 세트되는 링 카운터(1)의 제1플립플롭(10)의 출력신호를 클럭신호(CLK)에 따라 지연시켜 출력하는 시간지연수단(2)과, 상기 시간지연수단(2)의 출력신호와 상기 링 카운터(1)의 제3플립플롭(30)의 출력신호를 반전 논리합하여 분주신호를 출력하는 노아게이트(3)로 구성되며, 분주회로를 순수한 로직만으로 간단히 구현하여 회로의 안정성 및 균일성을 보장할 수 있다.

Description

링 카운터를 이용한 분주회로

제1도는 본 발명의 실시예를 보인 회로도.

제2도의 (a)-(g)는 제1도의 회로도의 동작 타임챠트이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 링 카운터 2 : 시간지연수단

3 : 노아 게이트 10-30 : D 플립플롭

40 : 래치 50 : 인버터

본 발명은 링 카운터를 사용하여 기본 클럭신호를 분수배 분주한 신호를 얻을 수 있는 링 카운터를 이용한 분주회로에 관한 것이다.

종래의 분주회로는 3/2분주신호와 같이 기본 클럭신호를 분수배 분주한 어려운 분주신호를 얻고자 할 경우에, 시간지연수단을 이용하여 클럭신호를 시간지연한 다음, 클럭신호와 지연된 클럭신호를 익스클루시브 오아게이트를 통하여 보다 높은 주파수(클럭신호의 2배이상) 신호를 발생하고, 이를 다시 3분주하여 3/2분주된 분주신호를 얻었다.

이와 같은 종래의 분주회로는 분수배 분주가 어려운 분주신호를 얻기 위하여 다수개의 시간지연수단을 사용하기 때문에 회로구성이 복잡해지며, 또한 모든 제품에 균일한 지연시간을 유지시키기 위한 시간지연수단을 구현하는 기술적 어려움이 있기 때문에 안정성과 균일성을 보장할 수 없는 문제점이 있다.

따라서 본 발명의 목적은 분주회로를 순수한 로직만으로 구현하여 기본 클럭신호를 분수배 분주할 수 있으며, 회로의 안정성 및 균일성을 보장할 수 있는 분주회로를 제공하는 데 있다.

이와 같은 목적을 가지는 본 발명은 기본 클럭신호를 순환 카운트하는 링 카운터와, 리세트신호에 따라 세트되고 링 카운터를 구성하는 제1의 플립플롭의 출력신호를 기본 클럭신호에 따라 시간지연시켜 출력하는 시간지연수단과, 상기 시간지연수단의 출력신호와 상기 링 카운터를 구성하는 마지막의 플립플롭의 출력신호를 논리 연산하여 분주된 클럭신호를 출력하는 노아게이트로 구성되는 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

제1도는 본 발명의 실시예를 보인 3/2 분주회로의 회로도이다. 이에 도시된 바와 같이 제1플립플롭(10)의 출력단자(Q₁)가 제2플립플롭(20)의 입력단자(D₂)에 연결되고 제2플립플롭(20)의 출력단자(Q₂)는 제3플립플롭(30)의 입력단자(D₃)에 연결되며 제3플립플롭(30)의 출력단자(Q₃)는 제1플립플롭(10)의 입력단자(D₁)에 연결된 3단 링카운터(1)를 구성한다. 3단 링카운터(1)를 구성하는 모든 플립플롭(10)(20)(30)의 클럭단자(CK₁)(CK₂)(CK₃)에는 클럭신호(CLK)가 인가되게 연결되며, 제1플립플롭(10)의 리세트단자(R₁) 및 제3플립플롭(20)(30)의 세트단자(S₂)(S₃)는 접지되고, 리세트신호(RESET)가 제1플립플롭(10)의 세트단자(S₁)와 제2및 제3플립플롭(20)(30)의 리세트단자(R₂)(R₃)에 인가되게 연결된다. 또한, 클럭신호(CLK)가 인버터(50)를 통하여 클럭단자(CK₄)에 인가되게 연결되고 제1플립플롭(10)의 출력단자(Q₁)가 입력단자(D₄)에 연결되는 D형 래치(40)의 출력단자(Q₄)는 제3플립플롭(30)의 출력단자(Q₃)가 일측 입력단자에 연결된 노아게이트(3)의 타측 입력단자에 연결되며, 분주신호 출력은 노아게이트(3)의 출력단자로부터 얻는다.

여기서, 링 카운터(1)의 플립플롭들은 D플립플롭이며 상승에지에서 동작한다. 그리고 리세트신호(RESET)는 제1플립플롭(10)을 세트하여 초기펄스신호를 발생시키기 위한 신호이다.

이와 같은 구성을 가지는 본 발명 회로의 동작을 첨부된 도면 제2도를 참조하여 설명한다.

제2도는 본 발명의 분주회로 동작 타임차트로서, 제2(가)도는 분주할 기본 주파수 신호가 되는 클럭신호(CLK), (나)는 리세트신호(RESET). (다) 내지 (바)는 제1 내지 제3플립플롭(30), D형 래치(40)의 출력이며 (사)는 목적한 분주신호이다.

리세트신호(RESET)에 따라 제1플립플롭(10)이 세트되어 출력(Q₁)이 '1'이 되고 Q₂= Q₃= '0', 즉 001(LSB)으로 초기 신호가 되고, 클럭신호에 따라 제1 내지 제 3플립플롭의 출력상태는 제2도의 (다) 내지 (마)에 도시된 바와같이 초기 신호가 시프트된다.

한편, 2진 지연소자인 D형 래치(40)은 클럭신호(CLK)가 인버터(50)를 통하여 반전된 신호에 따라 제1플립플롭(10)의 출력신호(Q₁)를 1/2클럭시간 지연한 신호를 출력한다.

이는 제2도의 타임차트에서 나타낸 바와 같이 제2(가)도에 도시된 제1플립플롭(10)의 출력(Q₁)이 초기에 세트되어 '1'이 됨에 따라 D형 래치(40)의 출력(Q₄)이 '1'을 유지하다가 3번째의 클럭펄스의 하강에지, 즉 반전된 클럭펄스의 상승에지에서 D형 래치(4)의 출력(Q₄)은 '1'에서 '0'으로 되며 4번째의 하강에지에서 D형 래치(40)의 출력(Q₄)은 다시 '0'에서 '1'로 되어 제2(바)도와 같이 된다.

결국, 분주신호는 D형 래치(40)의 출력신호와 제2(마)도에 도시된 제3플립플롭(30)의 출력신호가 노아게이트(3)를 통하여 제2(사)도에 도시된 3/2 분주신호로 출력된다.

이와 같이 동작되는 본 발명의 분주회로는 시간지연수단을 사용하지 않고 순수한 로직만으로 기본 클럭신호를 분수배 분주한 신호를 얻을 수 있으며, 분주회로의 안정성 및 균일성을 보장할 수 있다.

Claims

복수개의 플립플롭(10)(20)(30)이 링형태로 연결되어 클럭신호를 카운터하는 링 카운터(1)와, 리세트 신호(RESET)에 따라 세트되는 상기 링 카운터(1)의 출력신호를 상기 클럭신호(CLK)를 인버터(50)로 반전시킨 출력에 따라 지연시켜 출력하는 시간 지연 수단(2)과, 상기 시간 지연 수단(2)의 출력신호와 상기 링 카운터(1)의 마지막의 플립플롭(30)의 출력신호를 반전 논리합하여 분주신호를 출력하는 노아게이트(3)를 포함하는 링 카운터를 이용한 분주회로.
제1항에 있어서, 상기한 링 카운터(1)는 D형 플립플롭으로 구성되는 3단 카운터인 것을 특징으로 하는 링 카운터를 이용한 분주회로.