KR940006655Y1

KR940006655Y1 - 클럭선택 회로

Info

Publication number: KR940006655Y1
Application number: KR2019910022840U
Authority: KR
Inventors: 이경근
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1991-12-19
Filing date: 1991-12-19
Publication date: 1994-09-28
Also published as: KR930015498U

Abstract

내용 없음.

Description

클럭선택 회로

제1도는 종래의 클럭선택 회로 구성도.

제2도는 본 고안의 클럭선택 회로 구성도.

제3도는 제2도에 대한 선택신호발생부의 동작상태를 보인 상태 천이도.

제4도는 제2도 선택신호발생부를 보다 상세히 보인 회로도.

제5도는 제4도의 각부 출력 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

1 : 주파수 발진부 2 : 클럭선택부

3 : 선택신호 발생부

본 고안은 하나의 칩(Chip)으로 서로 다른 주파수의 클럭신호를 선택하여 발생하는 클럭칩에 관한 것으로, 특히 클럭칩내부에 외부선택 데이타 및 클럭에 의해 클럭 신호를 선택할 수 있는 선택신호 발생부를 내장함으로써 회로를 간략화하는데 적당하도록 한 클럭선택 회로에 관한 것이다.

종래의 클럭선택 회로는 첨부된 도면 제1도에 도시된 바와 같이, 클럭칩에 내장되어 서로다른 주파수의 클럭신호(CK1-CK16)를 발생하는 주파수 발진부(1)와, 상기 클럭칩의 외부에서 인가되는 4비트의 클럭선택신호(S0-S3)에 의해 상기 주파수 발진부(1)에서 발생되어 입력되는 서로 다른 주파수의 클럭신호(CK1 - CK16)중 하나의 클럭신호를 선택하여 출력하는 클럭선택부(2)로 구성되어 있다.

이와 같이, 구성된 종래의 클럭선택 회로는, 클럭칩에 내장된 주파수 발진부(1)로 부터 서로다른 주파수의 클럭신호(CK1 - CK16)가 발생되어 클럭선택부(2)에 입력되면 상기 클럭선택부(2)는 클럭칩의 외부에서 인가되는 4비트의 클럭 선택신호(S0,S1,S2,S3)에 의해 상기 주파수 발진부(1)에서 발생되는 16개의 주파수의 클럭신호(CK1 - CK16)중에서 하나의 주파수의 클럭신호를 선택하여 출력하게 된다.

일예로써, 클럭칩의 외부에서 클럭 선택신호(S0-S3)가 "0,0,0,0"로 입력되면 클럭선택부(2)에서는 주파수 발진부(1)에서 발생된 첫번째의 클럭신호(CK1)를 선택하여 출력하고, 외부에서 클럭 선택신호(S0-S3)가 "0,0,0,1"로 입력되면 클럭선택부(2)는 주파수 발진부(1)에서 발생된 두번째 주파수의 클럭신호(CK2)을 선택하여 출력하게 된다.

이와 같은 방법으로, 외부에서 클럭 선택신호(S0-S3)가 "1,1,1,1"로 입력될 경우, 클럭선택부(2)는 주파수 발진부(1)에서 발생된 16번째의 주파수의 클럭신호(CK16)를 선택하여 클럭칩의 클럭 출력핀을 통해 외부로 출력하게 된다.

그러나, 이와 같은 종래 클럭선택 회로는 주파수 발진부에서 발생된 주파수가 서로 다른 16개의 클럭신호중에서 어느 하나의 클럭을 선택하기 위해서는 외부에서 4비트의 클럭 선택신호를 클럭선택부에 제공해 주어야 하고, 클럭 주파수의 종류가 증가할수록 클럭선택을 위해 외부에서 입력되는 클럭 선택신호의 수, 즉 클럭칩의 핀수를 증가시켜야만 함으로써, 회로가 복잡해지고, 클럭칩의 부피가 커지게 되는 문제점이 있었다.

따라서, 본 고안의 목적은 이와 같은 종래의 문제점을 감안하여 클럭칩 내부에 선택신호 발생부를 내장하여 사용 클럭 주파수가 증가하더라도 클럭칩의 입력핀 증가없이 기본 클럭 선택신호만을 확장하여 복수종류의 클럭신호를 선택하도록 하는 클럭선택 회로를 제공함에 있다.

이와 같은 본 고안의 목적을 달성하기 위한 수단으로써는, 서로 다른 복수 종류 주파수의 클럭신호를 발생하는 주파수 발진수단과, 클럭칩의 외부 데이타 및 클럭에 의해 상기 복수종류 주파수의 클럭신호에 맞게 선택신호를 결정하여 발생하는 선택신호 발생수단과, 상기 선택신호 발생수단에서 발생된 클럭 선택신호에 의해 상기 주파수발진수단의 클럭신호를 결정하여 출력하는 클럭선택수단으로 이루어짐으로써 달성되는 것으로, 이하, 본 고안을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

제2도는 본 고안의 클럭선택 회로 구성도로서, 이에 도시한 바와 같이, 클럭칩에 내장되어 서로 다른 복수 종류 주파수의 클럭신호(CK1 내지 CK16)를 발생하는 주파수 발진부(1)와, 상기 클럭칩의 외부에서 입력되는 데이타(D) 및 클럭(CK)에 의해 상기 주파수 발진부(1)에서 발생된 복수종류 주파수의 클럭신호에 맞게 4비트의 클럭 선택신호(S0 내지 S3)를 결정하여 발생하는 선택신호 발생부(3)와, 상기 선택신호 발생부(3)에서 발생된 클럭선택신호(S0 내지 S3)를 칩선택단자(S)로 입력받아 상기 주파수 발진부(1)에서 발생된 서로다른 복수종류 주파수의 클럭신호(CK1 내지 CK16)중 하나의 클럭 신호를 결정하여 출력하는 클럭선택부(2)로 구성한다.

상기에서 선택신호 발생부(3)는 제4도에 도시한 바와 같이, 클럭칩의 외부로 부터의 리세트(RS) 해제후, 입력 데이타(D)를 클럭(CK)에 동기시켜 클럭 선택신호(S0)를 발생하는 제1플립플롭(FF1)과, 상기 제1플립플롭(FF1)에서 래치된 출력(Q)을 데이타(D)로 입력받아 클럭(CK)에 동기시켜 클럭 선택신호(S1)를 발생하는 제2플립플롭(FF2)과, 상기 제2플립플롭(FF2)에서 래치된 출력(Q)을 데이타(D)로 입력받아 클럭(CK)에 동기시켜 클럭선택신호(S2)를 발생하는 제3플립플롭(FF3)과, 상기 제3플립플롭(FF3)의 출력(Q)을 데이타(D)로 입력받아 클럭(CK)에 동기시켜 클럭선택신호(S3)를 발생하는 제4플립플롭(FF4)으로 구성한다.

이와 같이, 구성된 본 고안의 작용 효과를 제2도 내지 제5도를 참조하여 상세히 설명하면 다음과 같다.

먼저, 제2도 및 제3도에서와 같이, 전원이 인가된 직후, 즉 리세트(RS) 해제후 선택신호 발생부(3)는 대기상태로 되고, 클럭칩의 외부에서 클럭(CK)이 입력될 때마다 대기상태에서 다음 상태(P0→P1→P2→P3)로 한상태씩 이동하며, 그 상태 이동과 동시에 클럭 선택신호(S0-S3)에 각 상태에서의 입력 데이타(D)를 래치한다.

즉, 제2도 및 제3도에서와 같이, 리세트(RS) 해제후 클럭칩의 외부로 부터 클럭(CK)과 직렬 데이타(D)가 선택신호 발생부(3)에 입력되면, 선택신호 발생부(3)의 제1플립플롭(FF1)은 첫번째 클럭(CK)의 상승에지 상태(Po)에서 현재의 입력 데이타(D)인 "0" 또는 "1"을 다음 클럭(CK)의 상승에지가 될때까지 래치하였다가 첫번째 클럭선택신호(S0)를 발생하고, 이후 두번째 클럭(CK)의 상승에지가 인가되면 제1플립플롭(FF1)은 직렬로 입력되는 다음 데이타(D)를 래치하고, 아울러 제2플립플롭(FF2)은 제1플립플롭(FF1)으로 부터 래치되어 입력되는 데이타(D)을 다음 클럭(CK1)의 상승에지가 입력될때까지 래치하였다가 두번째 클럭선택신호(S1)를 발생하여 제3플립플롭(FF3)에 입력하게 된다.

상기 제3플립플롭(FF3)은 클럭칩의 외부에서 입력되는 3번째 클럭(CK)이 입력된 상태(P2)에서 제2플립플롭(FF2)으로 부터 출력되는 데이타(D) 즉, 두번째 클럭선택신호(S1)를 다음 4번째 클럭(CK)이 입력될때까지 래치하였다가 세번째 클럭선택신호(S3)를 발생하여 제4플립플롭(FF4)에 입력하게 된다.

상기 제4플립플롭(FF4)은 클럭칩의 외부에서 입력되는 4번째의 클럭(CK)이 입력된 상태(P3)에서 제3플립플롭(FF3)으로 부터 래치되어 입력되는 데이타(D), 즉 세번째 클럭선택신호(S2)를 다음 클럭(CK)의 상승에지까지 래치하였다가 네번째 클럭선택신호(S3)를 발생하게 된다.

이와 같이, 4회에 걸쳐 4비트의 클럭 선택신호(S0 내지 S3)의 값을 래치한 후 다시 선택신호 발생부(3)에 클럭(CK)이 인가되면 선택신호 발생부(3)는 리세트 해제후 상기와 같은 과정을 거쳐 다음 클럭 선택신호를 바꿀 수 있도록 준비함과 아울러 상기 제1 내지 제4플립플롭(FF1 내지 FF4)에서 발생된 4비트의 클럭 선택신호(S0 내지 S3)를 클럭선택부(2)에 입력하게 된다.

상기 클럭선택부(2)는 선택신호 발생부(3)에서 발생된 4비트의 클럭 선택신호(S0 내지 S3)에 따라 상기 클럭칩에 내장된 주파수 발진부(1)의 주파수 클럭신호(CK1 - CK16)중에서 하나의 주파수 클럭 신호를 선택하여 클럭칩의 클럭출력핀을 통해 출력하게 된다.

그리고, 제5도는 주파수 발진부(1)의 주파수 클럭(CK1 내지 CK16)중에서 10번째의 클럭을 선택하기 위한 선택신호 발생부(3)의 설명을 위한 일실시예 타이밍도이다.

즉, 제5도의 a에서와 같이, 클럭칩의 외부로부터 입력되는 리세트(RS)에 의해 선택신호 발생부(3)의 제1 내지 제4플립플롭(FF1 내지 FF4)이 리세트 해제된 후에 외부로 부터 제5도의 b와 같은 데이타(D)가 "1,0,0,1" 직렬 입력되고, 클럭(CK)이 제5도의 c와 같이, 순차적으로 입력되면, 상기한 선택신호 발생부(3)의 제1플립플롭(FF1)은 첫번째 클럭(CK)의 상승에지에서 현재 입력되는 데이타(D)를 다음 클럭(CK)의 상승에지까지 래치하였다가 제5도의 d와 같은 1비트의 클럭선택신호(S0)를 발생하고, 제2플립플롭(FF2)은 데이타(D), 즉 두번째 클럭선택신호(S1)를 다음 클럭(CK)이 입력될때까지 래치하였다가 제5도의 f와 같은 세번째의 1비트 클럭선택신호(S2)를 발생하게 된다.

또한 선택신호 발생부(3)의 제4플립플롭(FF4)은 네번째 입력 클럭(CK)의 상승에지때 제3플립플롭(FF3)에서 출력되는 데이타(D), 즉 세번째 클럭선택신호(S2)를 다음 클럭이 입력될때까지 래치하였다가 제5도의 g와 같은 네번째 클럭선택신호(S3)를 발생하게 된다.

이와 같이, 선택신호 발생부(3)에서 발생된 4비트의 클럭 선택신호(S0 내지 S3)가 "1,0,0,1"로 입력되면 클럭선택부(2)는 주파수 발진부(1)에서 발생된 16개의 서로다른 주파수의 클럭신호(CK1 내지 CK16)중에서 10번째의 클럭신호(CK10)를 선택하여 클럭칩의 클럭출력핀을 통해 출력하게 된다.

이상에서 상세히 설명한 바와 같이, 본 고안에 따르면 클럭선택회로에서 사용되는 클럭 주파수의 종류가 아무리 많더라도 선택 신호 발생부의 클럭 선택신호(S0-S3)를 확장하여 (S0-S7) 주게되면 16개의 클럭 선택을 16개에서 256개로 늘릴 수 있을뿐 아니라, 이때 선택신호 발생부의 선택신호를 확장하는데 필요한 입력신호는 선택신호 증가와 상관없이 외부 데이타(D)와 클럭(CK)뿐이므로 클럭칩의 자체의 핀수가 줄어들고, 이 클럭칩을 이용하는 다른 회로칩의 핀수 절약 및 제품 생산 비용이 절감되는 효과가 있다.

Claims

클럭칩에 내장되어 서로다른 복수종류 주파수의 클럭신호를 발생하는 주파수 발진부(1)와, 상기 클럭칩의 데이타(D)를 입력 클럭(CK)에 동기시켜 상기 복수종류 주파수의 클럭신호에 맞게 클럭 선택신호를 결정하여 발생하는 선택신호 발생부(3)와, 상기 선택신호 발생부(3)에서 발생된 클럭 선택신호에 의해 상기 주파수 발진부(1)에서 발생된 서로다른 복수종류 주파수의 클럭신호중 하나를 선택하여 출력하는 클럭선택부(2)로 구성함을 특징으로 한 클럭선택 회로.