KR100214473B1

KR100214473B1 - 맨체스터 디코더

Info

Publication number: KR100214473B1
Application number: KR1019960002732A
Authority: KR
Inventors: 이원로
Original assignee: 구본준; 엘지반도체주식회사
Priority date: 1996-02-05
Filing date: 1996-02-05
Publication date: 1999-08-02
Also published as: KR970063949A

Abstract

본 발명은 맨체스터 코드의 부호화 기술에 관한 것으로, 일반적인 맨체스터 디코더에 있어서는 비동기된 맨체스터 코드 신호로 동기된 NRZ신호를 생성하기 위하여 피엘엘을 이용하거나, 많은 갯수의 시프트레지스터를 사용하거나, 1/2지연된 맨체스터 코드 신호와 코드화 된 NRZ 데이타를 버퍼를 이용하게 되므로 제조공정상에 어려움이 있을 뿐더러 원가가 상승되는 결함으로 대두되었는 바, 본 발명은 이를 해결하기 위하여, 캐리어 센스신호(CRS)를 이용하여 맨체스터 코드(MANCH-COD)를 래치(401)에 래치시키고, 패턴 인식부(402)는 수신단 클럭신호(X20)에 동기하여 상기 래치(401)에 래치되는 맨체스터 코드(MANCH-COD)에서 동기신호를 검출하여 그에 따른 동기인식신호(Sync)를 출력하도록 하며, 디코더(403)를 통해서는 수신단 동기 클럭신호(RX-CLK)를 이용하여 상기 맨체스터 코드(MANCH-COD)를 샘플링하여 디코딩된 데이타(NRZ-DATA)를 출력하도록 구현한 것이다.

Description

맨체스터 디코더

제1도는 일반적인 맨체스터 디코더의 블록도.

제2a도 및 b도는 맨체스터 코드의 규칙을 보인 파형도.

제3a도 내지 k도는 제1도 각부의 파형도.

제4도는 본 발명 맨체스터 디코더의 일실시 예시 블록도.

제5a도 내지 e도는 제4도 각부의 파형도.

제6도 내지 제8도는 본 발명에 의한 시뮬레이션 타이밍도로서,

제6a도-h도는 첫 번째 데이타 비트가 1인 경우에 대한 시뮬레이션 결과 타이밍도.

제7a도-h도는 첫 번째 데이타 비트가 0인 경우에 대한 시뮬레이션 결과 타이밍도.

제8a도-h도는 본 발명에 의한 시뮬레이션 결과를 보인 전체 파형의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

401, 403A : 래치 402 : 패턴 인식부

403 : 디코더 FF11-FF17 : D형 플립플롭

BUF11 : 버퍼

본 발명은 맨체스터 코드의 부호화 기술에 관한 것으로, 특히 별도의 피엘엘(PLL)이나 지연소자를 사용하지 않고 D형 플립플롭을 사용하여, 맨체스터 부호화 된 전송 데이타를 수신단에서 소정 주파수로 샘플링하여 동기패턴을 발생하고, 이를 인식하여 맨체스터 코드 중에서 첫 번째 데이타 비트를 찾아 넌리턴제로(NRZ) 데이타로 복호화 하고, 동기클럭을 발생시키는데 적당하도록 한 맨체스터 디코더에 관한 것이다.

통상적인 맨체스터 디코더에 있어서는 비동기방식으로 전송되어 온 맨체스터 부호화 된 데이타로 부터 동기 된 NRZ 데이타를 복원하기 위하여 PLL(Phase-Locked Loop)을 포함하고 있으며, 이 밖의 맨체스터 디코더에 있어서도 각기 적용되는 알고리즘을 구현하기 위하여 다수의 시프트 레지스터 그룹과 업/다운카운터 로직을 포함한다. 또한, 통상적인 다수의 맨체스터 디코더는 전송되어진 비동기 맨체스터 부호화된 신호로부터 동기를 맞추기 위하여 필연적으로 전송되어 온 맨체스터 부호화된 신호를 정확하게 지연처리 하여야 하는데 이를 위해 집적소자의 레이아웃 및 공정상의 정확도를 요구한다.

제1도는 일반적인 맨체스터 디코더의 블록도로서, 이는 PLL을 사용하지 않지만 상기와 같이 부호화된 신호를 정확하게 지연처리하기 위한 지연소자를 사용하는 맨체스터 디코더의 블록도로서 이에 도시한 바와 같이, 수신되는 맨체스터 코드(MANCH IN)의 하강 전이를 검출하기 위한 플립플롭(FF1) 및 상승 전이를 검출하기 위한 플립플롭(FF2)과, 상기 플립플롭(FF1), (FF2)의 출력데이타를 래치하는 S-R 래치용 플립플롭(FF3)과, 상기 플립플롭(FF3)의 출력데이타(Q)를 배타적 오아연산하여 복원데이타(DECODED DATA)를 출력하는 익스클루시브오아게이트(105)와, 상기 맨체스터 코드(MANCH IN)를 3/4클럭 지연시켜 상기 플립플롭(FF1), (FF2)의 입력으로 제공하여 전이상태를 검출할 수 있도록 하고, 클럭신호를 복원하기 위한 1/2클럭 지연신호를 출력하는 지연기(102)와, 복원되는 클럭신호와 상기 복원데이타(DECODED DATA)의 타이밍을 맞추기 위하여 상기 지연기(102)를 통해 1/2클럭 지연된 신호를 소정시간 지연 출력하는 지연 매칭용 버퍼(103), (104)와, 상기 플립플롭(FF3)의 출력데이타(Q)와 상기 버퍼(104)의 출력신호를 배타적 오아연산하여 복원 클럭신호(DECODED CLOCK)를 출력하는 익스클루시브 오아게이트(106)로 구성된 것으로, 이의 작용을 제2도 및 제3도를 참조하여 설명하면 다음과 같다.

수신되는 맨체스터 코드(MANCH IN)의 상승 전이를 검출하기 위해 제3c도와 같은 버퍼(101)의 비반전 출력신호를 플립플롭(FF2)의 클럭신호로 공급하고, 하강 전이를 검출하기 위해 제3d도와 같은 버퍼(101)의 반전 출력신호를 플립플롭(FF1)의 클럭신호로 공급한다.

또한, 상기 버퍼(101)의 비반전 출력신호를 지연기(102)를 통해 3/4클럭 만큼 지연시켜 제3e도와 같은 신호를 상기 플립플롭(FF1), (FF2)의 입력데이타로 제공하여 부호화 된 맨체스터 코드(MANCH IN)의 전이 상태를 검출할 수 있도록 하고, 이러한 전이 발생시 상기 플립플롭(FF1), (FF2)에서 출력되는 제3f도, h도와 같은 신호를 S-R래치용 플립플롭(FF3)의 입력으로 제공하여 아래의 규칙에 따라 디코딩되도록 한다.

맨체스터 코드는 로직 1의 표현을 데이타 셀의 앞 절반 부분을 하이 레벨, 뒤 절반 부분을 로우로 하고, 로직 0의 표현을 데이타 셀의 앞 절반 부분을 로우 레벨, 뒤 절반 부분을 하이로 한다.

상승 전이가 검출될 때 3/4지연된 맨체스터 코드의 상태(state)가 로우이면 데이타는 하이→로우로 변환되는 상태이다.(제2도의 208)

상승 전이가 검출될 때 3/4지연된 맨체스터 코드의 상태가 하이이면 데이타는 이전의 상태를 유지하고 있는 상태이다.(제2도의 210)

하강 전이가 검출될 때 3/4지연된 맨체스터 코드의 상태가 로우이면 데이타는 이전의 상태를 유지하고 있는 상태이다.(제2도의 212)

하강 전이가 검출될 때 3/4지연된 맨체스터 코드의 상태가 하이이면 데이타는 로우→하이로 변환되는 상태이다.(제2도의 214)

또한, 동기된 수신 클럭을 발생시키기 위하여 상기 지연기(102)를 통해 1/2클럭 만큼 지연된 맨체스터 코드 신호를 익스클루시브오아게이트(106)의 일측 입력으로 제공하여 상기 S-R래치용 플립플롭(FF3)의 출력신호와 배타적 오아연산한다.

그러나, 이와 같이 일반적인 맨체스터 디코더에 있어서는 피엘엘은 사용하지 않지만 수신되는 맨체스터 코드 신호를 3/4클럭 만큼 지연시키고, 동기클럭을 발생하기 위하여 1/2지연된 맨체스터 코드 신호와 코드화 된 NRZ 데이타를 버퍼를 이용하여 적절하게 지연시키기 위해 별도의 지연소자를 사용하게 되는데, 이러한 지연소자는 제조 공정상에서 높은 정확도가 요구되어 제조 공정상에 어려움이 있을뿐더러 공간을 많이 차지하고 원가가 상승되는 결함이 있었다.

따라서, 본 발명의 목적은 별도의 피엘엘은 물론 지연소자를 사용하지 않고 D형 플립플롭을 사용하여, 맨체스터 부호와 된 전송 데이타를 수신단에서 소정 주파수로 샘플링하여 동기패턴을 발생함과 아울러 이를 인식하여 맨체스터 코드 중에서 첫 번째 데이타 비트를 찾아 NRZ 데이타로 복호화 하고, 동기클럭을 발생시키는 맨체스터 디코더를 제공함에 있다.

제4도는 상기의 목적을 달성하기 위한 본 발명 맨체스터 디코더의 일실시 예시 블록도로서 이에 도시한 바와 같이, 캐리어 센스신호(CRS)의 제어하에 맨체스터 코드(MANCH_COD)를 래치하는 래치(401)와, 직렵접속된 D형 플립플롭(FF11-FF14) 및 노아게이트(NOR11)로 구성되어 수신단 클럭신호(X20)에 동기하여 상기 래치(401)에 래치되는 맨체스터 코드(MANCH_COD)를 순차적으로 받아들여 동기신호를 검출하고 그에 따른 동기인식신호(Sync)를 출력하는 패턴 인식부(402)와, 플립플롭(FF15-FF17) 및 버퍼(BUF11), 래치(403A)로 구성되어 상기 동기인식신호(Sync)가 공급될 때 상기 수신단 클럭신호(X20)의 분주신호인 수신단 동기 클럭신호(RX-CLK)로 상기 맨체스터 코드(MANCH_COD)를 샘플링하여 디코딩된 데이타(NRZ_DATA)를 출력하고, 그 수신단 동기 클럭신호(RX_CLK)를 래치하는 디코더(403)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제5도 및 제8도를 참조하여 상세히 설명하면 다음과 같다.

제4도의 맨체스터 디코더 회로는 데이타 전송매체에 맨체스터 코드 신호가 실리면 이를 알려주는 캐리어 센스신호(CRS)가 로우에서 하이로 전이되면서 동작된다.

래치(401)의 인에이블단자(E)에 공급되는 상기 캐리어 센스신호(CRS)가 로우에서 하이로 전이되면 이에 의해 그 래치(401)가 인에이블되므로 비동기 방식으로 전송되어 오는 제5a도와 같은 부호화 된 맨체스터 코드(MANCH_COD)가 그 래치(401)에 래치된다.

이와 같이 상기 캐리어 센스신호(CRS)가 로우에서 하이로 전이되면 이에 의해 패턴 인식부(402)의 D형 플립플롭(FF11-FF14)이 각각 인에이블되고, 이에 따라 직렬접속된 그 D형 플립플롭(FF11-FF14)은 제5b도와 같은 20MHZ의 수신단 클럭신호(X20)로 상기 래치(401)에 래치되는 맨체스터 코드(MANCH_COD)를 클럭킹하게 된다.

이와 같은 상태에서, 제5a도에서와 같이 동기신호가 입력될 때 즉, 맨체스터 코드(MANCH_COD)가 연속해서 두 번 하이로 입력될 때 상기 플립플롭(FF14-FF11)의 출력단자(QN), (Q), (QN), (Q)에 모두 로우가 출력되어 노아게이트(NOR11)의 4입력단자에 모두 로우가 입력되므로 이 노아게이트(NOR11)에서 출력되는 동기인식신호(Sync)가 제5c도에서와 같이 하이로 액티브된다. 즉, 동기 신호가 입력되어 노아게이트(NOR11)에서 첫 번째 출력되는 하이 신호가 바로 동기인식신호(Sync)이다.

상기 동기인식신호(Sync)의 상상에지에 의해 D형 플립플롭(FF15)에서 하이가 출력되고, 이에 의해 수신단 클럭 2분주기로 사용된 D형 플립플롭(FF16)을 비롯하여 D형 플립플롭(FF17) 및 래치(403A)의 클리어상태가 해제된다.

이에 따라 상기 D형 플립플롭(FF17)은 상기 D형 플립플롭(FF16)에서 2분주 되어 출력되는 제5c도와 같은 수신단 동기 클럭신호(RX-CLK)로 상기 래치(401)에서 출력되는 맨체스터 코드(MANCH_COD)를 샘플링하여 제5e도와 같이 NRZ 방식으로 디코딩 된 데이타(NRZ_DATA)를 출력하게 되고, 상기 래치(403A)는 상기 플립플롭(FF16)에서 2분주 되어 출력되는 제5d도와 같은 수신단 동기 클럭신호(RX_CLK)를 래치하게 된다.

참고로, 제6도 내지 제8도는 본 발명에 의한 시뮬레이션 결과를 보인 타이밍도로서, 제6도는 첫 번째 데이타 비트가 1인 경우에 대한 각 파형의 타이밍도이고, 제7도는 첫 번째 데이타 비트가 0인 경우에 대한 각 파형의 타이밍도이며, 제8도는 시뮬레이션 결과를 보인 전체 파형의 타이밍도이다.

이상에서 상세히 설명한 바와 같이, 본 발명은 맨체스터 디코더를 구현함에 있어서, 별도의 지연소자를 사용하지 않고 D형 플립플롭을 사용하여, 맨체스터 부호화 된 전송 데이타를 수신단에서 소정 주파수로 샘플링하여 동기패턴을 발생함과 아울러 이를 인식하여 맨체스터 코드 중에서 첫 번째 데이타 비트를 찾아 NRZ 데이타로 복호화 하고, 동기클럭을 발생시킬 수 있도록 하였는데, 이와 같이 D형 플립플롭으로 맨체스터 디코더를 구현하면 그 D형 플립플롭이 표준 셀이기 때문에 입력신호를 생성하는 것이 훨씬 용이하게 되므로 궁극적으로 저렴한 가격의 맨체스터 디코더를 제공할 수 있는 효과가 있다.

Claims

캐리어 센스신호(CRS)의 제어하에 맨체스터 코드(MANCH_COD)를 래치하는 래치(401)와, 수신단 클럭신호(X20)에 동기하여 상기 래치(401)에 래치되는 맨체스터 코드(MANCH_COD)를 직렬접속 된 D형 플립플롭(FF11-FF14)을 통해 순차적으로 받아들여 동기신호를 검출하고 그에 따른 동기인식신호(Sync)를 출력하는 패턴 인식부(402)와, D형 플립플롭(FF15-FF17)를 이용하여, 상기 동기인식신호(Sync)가 공급될 때 상기 수신단 클럭신호(X20)의 분주신호인 수신단 동기 클럭신호(RX_CLK)로 상기 맨체스터 코드(MANCH_COD)를 샘플링하여 디코딩 된 데이타(NRZ_DATA)를 출력하고, 그 수신단 동기 클럭신호(RX_CLK)를 래치하는 디코더(403)로 구성한 것을 특징으로 하는 맨체스터 디코더.
제1항에 있어서, 패턴 인식부(402)는 서로 직렬 접속되어 상기 캐리어 센스신호(CRS)를 클리어신호로 하고, 상기 래치(401)의 출력데이타를 상기 수신단 클럭신호(X20)로 클럭킹하는 D형 플립플롭(FF11-FF14)과, 상기 플립플롭(FF11-FF14)에서 각기 출력되는 데이타를 검색하여 동기신호를 검출해서 그에 따른 동기인식신호(Sync)를 출력하는 노아게이트(NOR11)로 구성한 것을 특징으로 하는 맨체스터 디코더.
제1항에 있어서, 디코더(403)는 상기 동기인식신호(Sync)에 의해 클리어 상태가 해제되어 또 다른 클리어 해제신호를 플립플롭(FF16), (FF17) 및 래치(403A)에 출력하는 D형 플립플롭(FF15) 및 버퍼(BUF11)와, 상기 수신단 클럭신호(X20)를 2분주하여 수신단 동기 클럭신호(RX_CLK)를 출력하는 D형 플립플롭(FF16)과, 상기 수신단 동기 클럭신호(RX_CLK)로 상기 래치(401)에서 출력되는 맨체스터 코드(MANCH_COD)를 샘플링하여 NRZ 방식으로 디코딩 된 데이타(NRZ_DATA)를 출력하는 D형 플립플롭(FF17)과, 상기 수신단 동기 클럭신호(RX_CLK)를 래치하는 래치(403A)로 구성한 것을 특징으로 하는 맨체스터 디코더.