JPH10308731A - クロック信号発生方法およびクロック発生器 - Google Patents
クロック信号発生方法およびクロック発生器Info
- Publication number
- JPH10308731A JPH10308731A JP12176897A JP12176897A JPH10308731A JP H10308731 A JPH10308731 A JP H10308731A JP 12176897 A JP12176897 A JP 12176897A JP 12176897 A JP12176897 A JP 12176897A JP H10308731 A JPH10308731 A JP H10308731A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- register
- clocks
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000001360 synchronised effect Effects 0.000 claims abstract description 26
- 230000004044 response Effects 0.000 claims description 3
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 abstract description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 230000008901 benefit Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 4
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 2
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 235000018734 Sambucus australis Nutrition 0.000 description 1
- 244000180577 Sambucus australis Species 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
- G07C9/00—Individual registration on entry or exit
- G07C9/00174—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys
- G07C9/00182—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys operated with unidirectional data transmission between data carrier and locks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
- G07C9/00—Individual registration on entry or exit
- G07C9/00174—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys
- G07C2009/00753—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys operated by active electrical keys
- G07C2009/00769—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys operated by active electrical keys with data transmission performed by wireless means
- G07C2009/00793—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys operated by active electrical keys with data transmission performed by wireless means by Hertzian waves
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
- G07C2209/00—Indexing scheme relating to groups G07C9/00 - G07C9/38
- G07C2209/06—Involving synchronization or resynchronization between transmitter and receiver; reordering of codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Lock And Its Accessories (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】
【課題】 データ受信機において受信データに同期した
クロック信号を高速度で発生可能にする。 【解決手段】 データ受信機６において使用され受信デ
ータと実質的に同期したクロック信号ＳＣＬＫを発生す
る方法である。受信データは所定のデータ周波数ｆｔｘ
および所定の値を有する同期ワードを備える。前記方法
は、（Ａ）各々が実質的に前記所定のデータ周波数ｆ
ｔｘの周波数ｆｃｌｋを有しかつ隣接クロックとクロッ
ク周期の１／ｎだけ位相外れになっているｎのクロック
ＣＬＫ１〜８を発生し、（Ｂ）ｎのクロックの各々を使
用して同期ワードをサンプリングしかつｎのクロックの
内のどの１つが同期ワードと最適に同期しているかを判
定し、かつ（Ｃ）クロック信号ＳＣＬＫを提供するｎの
クロックの内の前記所定の１つを出力１８に提供する各
段階を備えている。
クロック信号を高速度で発生可能にする。 【解決手段】 データ受信機６において使用され受信デ
ータと実質的に同期したクロック信号ＳＣＬＫを発生す
る方法である。受信データは所定のデータ周波数ｆｔｘ
および所定の値を有する同期ワードを備える。前記方法
は、（Ａ）各々が実質的に前記所定のデータ周波数ｆ
ｔｘの周波数ｆｃｌｋを有しかつ隣接クロックとクロッ
ク周期の１／ｎだけ位相外れになっているｎのクロック
ＣＬＫ１〜８を発生し、（Ｂ）ｎのクロックの各々を使
用して同期ワードをサンプリングしかつｎのクロックの
内のどの１つが同期ワードと最適に同期しているかを判
定し、かつ（Ｃ）クロック信号ＳＣＬＫを提供するｎの
クロックの内の前記所定の１つを出力１８に提供する各
段階を備えている。
Description
【０００１】
【発明の属する技術分野】この発明は、車両または乗物
（ｖｅｈｉｃｌｅｓ）のための遠隔制御アクセスシステ
ムにおいて使用されるデータ受信機のような、データ受
信機において使用するためのクロック信号を発生する方
法、およびデータ受信機において使用するためのクロッ
ク信号を発生するクロック発生器に関する。
（ｖｅｈｉｃｌｅｓ）のための遠隔制御アクセスシステ
ムにおいて使用されるデータ受信機のような、データ受
信機において使用するためのクロック信号を発生する方
法、およびデータ受信機において使用するためのクロッ
ク信号を発生するクロック発生器に関する。
【０００２】
【従来の技術】データ通信システムにおいては、データ
送信機はデータを送信し、該データは次にデータ受信機
によって受信されかつ引き続きデコードされる。受信デ
ータをデコードするためには、データ受信機は受信デー
タに同期されなければならない。データ送信のために単
一の通信チャネルが利用可能なシステムにおいては、こ
れは受信データに同期したクロック信号をデータ受信機
において発生することにより達成される。
送信機はデータを送信し、該データは次にデータ受信機
によって受信されかつ引き続きデコードされる。受信デ
ータをデコードするためには、データ受信機は受信デー
タに同期されなければならない。データ送信のために単
一の通信チャネルが利用可能なシステムにおいては、こ
れは受信データに同期したクロック信号をデータ受信機
において発生することにより達成される。
【０００３】受信データに実質的に同期したクロック信
号を発生するための知られた技術、例えばアレキサンド
ル・スパタル（Ａｌｅｘａｎｄｒｕ Ｓｐａｔａｒｕ）
による著書「情報伝送の基礎理論（Ｆｏｎｄｅｍｅｎｔ
ｓ ｄｅ ｌａ ｔｈｅｏｒｉｅ ｄｅ ｌａ ｔｒａ
ｎｓｍｉｓｓｉｏｎ ｄｅ ｌ′ｉｎｆｏｒｍａｔｉｏ
ｎ）」の４１４頁で始まる記述を参照、はデータ受信機
が受信データのデータレートの予備知識を有するという
事実を利用する。データ受信機は受信データのエッジを
検出し、かついったん受信データのエッジが検出される
と、該受信データは再び受信信号の周期の２分の１より
多くの後にサンプルされ該データが依然として同じレベ
ルにあるか否かを判定する。これはデータ受信機が受信
データをデコードできるようにする。
号を発生するための知られた技術、例えばアレキサンド
ル・スパタル（Ａｌｅｘａｎｄｒｕ Ｓｐａｔａｒｕ）
による著書「情報伝送の基礎理論（Ｆｏｎｄｅｍｅｎｔ
ｓ ｄｅ ｌａ ｔｈｅｏｒｉｅ ｄｅ ｌａ ｔｒａ
ｎｓｍｉｓｓｉｏｎ ｄｅ ｌ′ｉｎｆｏｒｍａｔｉｏ
ｎ）」の４１４頁で始まる記述を参照、はデータ受信機
が受信データのデータレートの予備知識を有するという
事実を利用する。データ受信機は受信データのエッジを
検出し、かついったん受信データのエッジが検出される
と、該受信データは再び受信信号の周期の２分の１より
多くの後にサンプルされ該データが依然として同じレベ
ルにあるか否かを判定する。これはデータ受信機が受信
データをデコードできるようにする。
【０００４】一般に、受信データのセンス（ｓｅｎｓ
ｅ）に関してあいまいさが生じることがあり、これは受
信データの一部を受信機に予め記憶された基準ワードと
比較することにより解明できる。
ｅ）に関してあいまいさが生じることがあり、これは受
信データの一部を受信機に予め記憶された基準ワードと
比較することにより解明できる。
【０００５】この技術は正確なサンプリング周波数を必
要とせずかつしたがって非常に迅速にクロック信号を提
供する。しかしながら、この知られた技術は受信データ
のエッジの検出に依存し、したがってそのような技術は
ノイズが頻繁にエッジをひずませかつしたがってデータ
を汚染する可能性のあるシステムに適用された場合には
大きな不都合を生じる。これはデータ受信機によるデー
タのデコードにおけるエラーにつながる。
要とせずかつしたがって非常に迅速にクロック信号を提
供する。しかしながら、この知られた技術は受信データ
のエッジの検出に依存し、したがってそのような技術は
ノイズが頻繁にエッジをひずませかつしたがってデータ
を汚染する可能性のあるシステムに適用された場合には
大きな不都合を生じる。これはデータ受信機によるデー
タのデコードにおけるエラーにつながる。
【０００６】同期されたクロック信号を発生するための
他の知られた技術はデータ受信機において位相同期ルー
プ（ＰＬＬ）を使用する。データ送信機はデータを送信
する前にクロック信号を送信する。ＰＬＬは受信機の発
振器を送信されたクロック信号にロックし、したがって
いったんＰＬＬがロックすると、ＰＬＬ出力信号は受信
データに同期する。この技術はＰＬＬが合理的な量の時
間でクロックを達成できるようにするため受信機の発振
器が送信されたクロック信号の周波数に充分近い周波数
を有することを必要とする。データ受信機のパラメータ
はＰＬＬが所定の時間の後にロックされるものと想定し
てセットされ、前記所定の時間にデータ受信機は受信デ
ータを受信しかつデコードすることができる。
他の知られた技術はデータ受信機において位相同期ルー
プ（ＰＬＬ）を使用する。データ送信機はデータを送信
する前にクロック信号を送信する。ＰＬＬは受信機の発
振器を送信されたクロック信号にロックし、したがって
いったんＰＬＬがロックすると、ＰＬＬ出力信号は受信
データに同期する。この技術はＰＬＬが合理的な量の時
間でクロックを達成できるようにするため受信機の発振
器が送信されたクロック信号の周波数に充分近い周波数
を有することを必要とする。データ受信機のパラメータ
はＰＬＬが所定の時間の後にロックされるものと想定し
てセットされ、前記所定の時間にデータ受信機は受信デ
ータを受信しかつデコードすることができる。
【０００７】
【発明が解決しようとする課題】この技術はデータ受信
機において使用するためのノイズに敏感でない正確なク
ロック信号を提供するが、ロックを達成するのに必要な
時間が、バッテリ給電システムのような、いくつかの用
途にとっては長すぎることがある。これらのシステム
は、バッテリ寿命を増大するために、データ送信機およ
びデータ受信機が非常に短い周期または期間でスイッチ
オンおよびスイッチオフされることが必要である。
機において使用するためのノイズに敏感でない正確なク
ロック信号を提供するが、ロックを達成するのに必要な
時間が、バッテリ給電システムのような、いくつかの用
途にとっては長すぎることがある。これらのシステム
は、バッテリ寿命を増大するために、データ送信機およ
びデータ受信機が非常に短い周期または期間でスイッチ
オンおよびスイッチオフされることが必要である。
【０００８】例えば、自動車のための遠隔制御アクセス
システムにおいては、受信機は周期的にスイッチオフお
よびスイッチオンとされる。車両のバッテリ寿命を節約
するために、受信機がオンとなっている時間は車両のオ
ペレータによって所持される手持型送信機または遠隔ユ
ニットから受信されるロック／アンロックデータをデコ
ードするために必要な時間に関してできるだけ短くされ
る。受信機がオンである期間に符号化された信号が受信
されるや否や、受信機のクロック発生器において発生さ
れるクロック信号は、受信機が再びターンオフされる前
にデータのデコードができるようにするため、受信され
たデータに同期されなければならない。
システムにおいては、受信機は周期的にスイッチオフお
よびスイッチオンとされる。車両のバッテリ寿命を節約
するために、受信機がオンとなっている時間は車両のオ
ペレータによって所持される手持型送信機または遠隔ユ
ニットから受信されるロック／アンロックデータをデコ
ードするために必要な時間に関してできるだけ短くされ
る。受信機がオンである期間に符号化された信号が受信
されるや否や、受信機のクロック発生器において発生さ
れるクロック信号は、受信機が再びターンオフされる前
にデータのデコードができるようにするため、受信され
たデータに同期されなければならない。
【０００９】したがって、上に述べた問題が緩和された
データ受信機によって受信されたデータに実質的に同期
した、データ受信機において使用するためのクロック信
号を発生する改善されたクロック発生および改善された
方法の必要性が存在する。
データ受信機によって受信されたデータに実質的に同期
した、データ受信機において使用するためのクロック信
号を発生する改善されたクロック発生および改善された
方法の必要性が存在する。
【００１０】
【課題を解決するための手段】本発明の第１の態樣によ
れば、データ受信機において使用するためのクロック信
号を発生する方法が提供される。該方法においては、前
記クロック信号は前記データ受信機によって受信された
データと実質的に同期されており、前記受信データは所
定のデータ周波数および所定の値を有しかつマンチェス
タ符号化された同期ワードを具備し、該同期ワードの各
ビットはクロック期間の一方のフェーズで論理“１”を
有しかつ前記クロック期間の逆フェーズで論理“０”を
有し、前記方法は、ｎのクロックを発生する段階であっ
て、該ｎのクロックの各々は実質的に前記所定のデータ
周波数である周波数を有しかつ前記ｎのクロックの内の
隣接するクロックと前記クロック期間または周期の１／
ｎだけ位相外れになっており、前記ｎのクロックの内の
各クロックは該クロックと逆位相の前記ｎのクロックの
内の１つの他のクロックを有し、前記データ受信機はｎ
のレジスタを備えたレジスタ手段を具備し、前記ｎのレ
ジスタの各々は前記ｎのクロックの内のそれぞれの１つ
によってクロッキングされ、かつ逆位相のクロックによ
ってクロッキングされる逆位相レジスタを有するもの、
前記受信データを前記ｎのクロックの内のそれぞれのク
ロックにしたがって並列的に前記ｎのレジスタの各々の
レジスタへとシフトする段階、各々のレジスタの内容を
前記所定の値を有するマンチェスタ符号化された比較ワ
ードと比較しかつ前記ｎのレジスタの各々に対し比較信
号を提供する段階であって、該比較信号は前記レジスタ
の内容が前記比較ワードと整合したとき第１の論理状態
を有しかつ前記レジスタの内容が前記比較ワードと整合
しない場合に第２の論理状態を有するもの、各々のレジ
スタの前記内容がその逆位相レジスタの内容と比較して
反転されているか否かをチェックする段階、各々のレジ
スタに対し出力信号を提供する段階であって、該出力信
号は前記レジスタに対する比較信号が第１の論理状態を
有しかつ前記レジスタの内容がその逆位相レジスタの内
容と比較して反転されている場合に第１の論理状態を有
し、かつ前記レジスタの比較信号が第２の論理状態を有
しおよび／または前記レジスタの内容がその逆位相レジ
スタの内容と比較して反転されていない場合に第２の論
理状態を有するもの、その出力信号が第１の論理状態を
有するレジスタをクロッキングしかつ実質的にノイズに
対し免疫性のある前記ｎのクロックの内の１つを選択す
る段階、そして前記ｎのクロックの内の選択された１つ
を出力に提供する段階であって、前記ｎのクロックの内
の選択された１つはクロック信号を提供するもの、を具
備する。
れば、データ受信機において使用するためのクロック信
号を発生する方法が提供される。該方法においては、前
記クロック信号は前記データ受信機によって受信された
データと実質的に同期されており、前記受信データは所
定のデータ周波数および所定の値を有しかつマンチェス
タ符号化された同期ワードを具備し、該同期ワードの各
ビットはクロック期間の一方のフェーズで論理“１”を
有しかつ前記クロック期間の逆フェーズで論理“０”を
有し、前記方法は、ｎのクロックを発生する段階であっ
て、該ｎのクロックの各々は実質的に前記所定のデータ
周波数である周波数を有しかつ前記ｎのクロックの内の
隣接するクロックと前記クロック期間または周期の１／
ｎだけ位相外れになっており、前記ｎのクロックの内の
各クロックは該クロックと逆位相の前記ｎのクロックの
内の１つの他のクロックを有し、前記データ受信機はｎ
のレジスタを備えたレジスタ手段を具備し、前記ｎのレ
ジスタの各々は前記ｎのクロックの内のそれぞれの１つ
によってクロッキングされ、かつ逆位相のクロックによ
ってクロッキングされる逆位相レジスタを有するもの、
前記受信データを前記ｎのクロックの内のそれぞれのク
ロックにしたがって並列的に前記ｎのレジスタの各々の
レジスタへとシフトする段階、各々のレジスタの内容を
前記所定の値を有するマンチェスタ符号化された比較ワ
ードと比較しかつ前記ｎのレジスタの各々に対し比較信
号を提供する段階であって、該比較信号は前記レジスタ
の内容が前記比較ワードと整合したとき第１の論理状態
を有しかつ前記レジスタの内容が前記比較ワードと整合
しない場合に第２の論理状態を有するもの、各々のレジ
スタの前記内容がその逆位相レジスタの内容と比較して
反転されているか否かをチェックする段階、各々のレジ
スタに対し出力信号を提供する段階であって、該出力信
号は前記レジスタに対する比較信号が第１の論理状態を
有しかつ前記レジスタの内容がその逆位相レジスタの内
容と比較して反転されている場合に第１の論理状態を有
し、かつ前記レジスタの比較信号が第２の論理状態を有
しおよび／または前記レジスタの内容がその逆位相レジ
スタの内容と比較して反転されていない場合に第２の論
理状態を有するもの、その出力信号が第１の論理状態を
有するレジスタをクロッキングしかつ実質的にノイズに
対し免疫性のある前記ｎのクロックの内の１つを選択す
る段階、そして前記ｎのクロックの内の選択された１つ
を出力に提供する段階であって、前記ｎのクロックの内
の選択された１つはクロック信号を提供するもの、を具
備する。
【００１１】したがって、本発明の１つの利点はそれが
ノイズの存在する場合に改善された性能を保証する正確
なオンチップ周波数基準からデータ受信機をクロッキン
グするクロック信号を提供することである。
ノイズの存在する場合に改善された性能を保証する正確
なオンチップ周波数基準からデータ受信機をクロッキン
グするクロック信号を提供することである。
【００１２】本発明の別の利点はそれが受信されたデー
タの２ｎビットのフェーズをチェックするためにｎ個の
みのレジスタを使用しかつしたがって最小数のレジスタ
によりノイズではなくデータが同期ワードの認識を引き
起こしたことを保証することによって増強されたノイズ
に対する耐性を提供することである。
タの２ｎビットのフェーズをチェックするためにｎ個の
みのレジスタを使用しかつしたがって最小数のレジスタ
によりノイズではなくデータが同期ワードの認識を引き
起こしたことを保証することによって増強されたノイズ
に対する耐性を提供することである。
【００１３】本発明の第２の態樣によればデータ受信機
において使用するためのクロック信号を発生するクロッ
ク発生器が提供される。該クロック発生器においては、
前記クロック信号は前記データ受信機によって受信され
たデータと実質的に同期しており、前記受信されたデー
タは同期ワードを具備し、該同期ワードは所定のデータ
周波数および所定の値を有し、前記クロック発生器は、
ｎのクロックを発生するための手段であって、前記ｎの
クロックの各々は実質的に前記所定のデータ周波数であ
る周波数を有しかつ前記ｎのクロックの内の隣接するク
ロックと前記クロック周期の１／ｎだけ位相外れとなっ
ているもの、前記受信データを受信するよう結合された
レジスタ手段であって、該レジスタ手段は、ｎのレジス
タであって、該ｎのレジスタの各々は前記ｎのクロック
の内のそれぞれの１つによってクロッキングされること
により、前記受信データが前記ｎのクロックの内のそれ
ぞれのクロックにしたがって並列に前記ｎのレジスタの
内の各レジスタにシフトされるもの、そして、前記ｎの
レジスタの内のそれぞれのレジスタに結合されたｎのデ
コード論理であって、各々のデコード論理は前記それぞ
れのレジスタの内容を所定の値を有する比較ワードと比
較しかつ出力信号を提供し、前記出力信号は前記それぞ
れのレジスタの内容が前記比較ワードと整合したとき第
１の論理状態を有しかつ前記それぞれのレジスタの内容
が前記比較ワードと整合しない場合に第２の論理状態を
有するもの、を具備する前記レジスタ手段、そしてその
出力信号が第１の論理状態を有するレジスタをクロッキ
ングしかつ実質的にノイズに対し免疫性のある前記ｎの
クロックの内の１つを選択して前記ｎのクロックの内の
選択された１つを前記データ受信機において使用するた
めのクロック信号として提供する論理手段、を具備す
る。
において使用するためのクロック信号を発生するクロッ
ク発生器が提供される。該クロック発生器においては、
前記クロック信号は前記データ受信機によって受信され
たデータと実質的に同期しており、前記受信されたデー
タは同期ワードを具備し、該同期ワードは所定のデータ
周波数および所定の値を有し、前記クロック発生器は、
ｎのクロックを発生するための手段であって、前記ｎの
クロックの各々は実質的に前記所定のデータ周波数であ
る周波数を有しかつ前記ｎのクロックの内の隣接するク
ロックと前記クロック周期の１／ｎだけ位相外れとなっ
ているもの、前記受信データを受信するよう結合された
レジスタ手段であって、該レジスタ手段は、ｎのレジス
タであって、該ｎのレジスタの各々は前記ｎのクロック
の内のそれぞれの１つによってクロッキングされること
により、前記受信データが前記ｎのクロックの内のそれ
ぞれのクロックにしたがって並列に前記ｎのレジスタの
内の各レジスタにシフトされるもの、そして、前記ｎの
レジスタの内のそれぞれのレジスタに結合されたｎのデ
コード論理であって、各々のデコード論理は前記それぞ
れのレジスタの内容を所定の値を有する比較ワードと比
較しかつ出力信号を提供し、前記出力信号は前記それぞ
れのレジスタの内容が前記比較ワードと整合したとき第
１の論理状態を有しかつ前記それぞれのレジスタの内容
が前記比較ワードと整合しない場合に第２の論理状態を
有するもの、を具備する前記レジスタ手段、そしてその
出力信号が第１の論理状態を有するレジスタをクロッキ
ングしかつ実質的にノイズに対し免疫性のある前記ｎの
クロックの内の１つを選択して前記ｎのクロックの内の
選択された１つを前記データ受信機において使用するた
めのクロック信号として提供する論理手段、を具備す
る。
【００１４】
【発明の実施の形態】次に添付の図面を参照して実例の
みによって本発明の好ましい実施形態につき説明する。
みによって本発明の好ましい実施形態につき説明する。
【００１５】図１は、無線データシステム２における本
発明の好ましい実施形態を示す。しかしながら、これは
本発明が適用できるシステムの一例に過ぎない。本発明
は、単一の通信チャネルが利用できる任意の通信システ
ム、例えば、無線周波または赤外線送信信号を使用する
自動車のための単一ワイヤバスまたは遠隔制御アクセス
システムを使用するシステム、において使用できる。
発明の好ましい実施形態を示す。しかしながら、これは
本発明が適用できるシステムの一例に過ぎない。本発明
は、単一の通信チャネルが利用できる任意の通信システ
ム、例えば、無線周波または赤外線送信信号を使用する
自動車のための単一ワイヤバスまたは遠隔制御アクセス
システムを使用するシステム、において使用できる。
【００１６】まず図１を参照すると、本発明の好ましい
実施形態に係わるデータ通信システム２においては、デ
ータはデータ送信機４から送信されかつデータ受信機６
によって受信される。データ送信機４の無線周波数はｆ
ｒｆでありかつデータは所定のデータ周波数（ｆｔｘ）
で送信される。本発明はデータ受信機６においてクロッ
ク信号を発生することに関連しており、該クロック信号
は実質的に受信データに同期されかつしたがってデータ
送信機４の詳細はここではほとんど説明する必要がな
い。しかしながら、任意のデータ送信機がデータ通信シ
ステム２のデータ送信機４を形成できることが理解され
るであろう。
実施形態に係わるデータ通信システム２においては、デ
ータはデータ送信機４から送信されかつデータ受信機６
によって受信される。データ送信機４の無線周波数はｆ
ｒｆでありかつデータは所定のデータ周波数（ｆｔｘ）
で送信される。本発明はデータ受信機６においてクロッ
ク信号を発生することに関連しており、該クロック信号
は実質的に受信データに同期されかつしたがってデータ
送信機４の詳細はここではほとんど説明する必要がな
い。しかしながら、任意のデータ送信機がデータ通信シ
ステム２のデータ送信機４を形成できることが理解され
るであろう。
【００１７】本発明に係わるデータ受信機６は無線機部
８およびクロック信号発生器１０を具備する。無線機部
８はアンテナ１２を介してデータ送信機４によって送信
されたデータおよび局部発振器１４によって発生された
周波数ｆｌｏを有する信号を受信し、かつ出力に未処理
または生データ（ｒａｗ ｄａｔａ）を提供する。無線
機部８の出力はクロック信号発生器１０に結合されてい
る。
８およびクロック信号発生器１０を具備する。無線機部
８はアンテナ１２を介してデータ送信機４によって送信
されたデータおよび局部発振器１４によって発生された
周波数ｆｌｏを有する信号を受信し、かつ出力に未処理
または生データ（ｒａｗ ｄａｔａ）を提供する。無線
機部８の出力はクロック信号発生器１０に結合されてい
る。
【００１８】本発明は周波数ｆｃｌｋがほぼ前記所定の
データ周波数ｆｔｘと同じであるクロック信号のデータ
受信機６における発生を必要とする。好ましい実施形態
では、データ受信機６はスーパーヘテロダイン無線受信
機であり、該受信機においてはｆｒｆで受信されたＲＦ
信号はｆｌｏでの局部発振器１４からの信号と混合され
て周波数ｆｉｆで中間周波信号ＩＦを提供し、この場合
ｆｉｆ＝ｆｌｏ−ｆｒｆである。ｆｔｘでのベースバン
ドデータ信号は前記スーパーヘテロダイン受信機のＩＦ
セクション（図示せず）の出力において標準的な復調手
段によって発生される。前記周波数ｆｌｏは（１＋ｐ）
＊ｆｒｆとして表わすことができ、この場合ｐは通常１
より小さい値を有し、例えばｐ＝０．００１である。し
たがって、ｆｉｆ＝ｐ＊ｆｒｆである。データ送信機４
においては、周波数ｆｒｆおよびｆｔｘは知られている
から、これらの間の関係もまた知られている。便宜上、
ｆｔｘはちょうどｆｒｆの約数となるよう選択すること
ができる。したがって、データ受信機６においては、局
部発振器１４に接続された周波数分周器９により、周波
数が（１＋ｐ）＊ｆｔｘであるクロック信号ｆｃｌｋを
発生することは自明のことである。
データ周波数ｆｔｘと同じであるクロック信号のデータ
受信機６における発生を必要とする。好ましい実施形態
では、データ受信機６はスーパーヘテロダイン無線受信
機であり、該受信機においてはｆｒｆで受信されたＲＦ
信号はｆｌｏでの局部発振器１４からの信号と混合され
て周波数ｆｉｆで中間周波信号ＩＦを提供し、この場合
ｆｉｆ＝ｆｌｏ−ｆｒｆである。ｆｔｘでのベースバン
ドデータ信号は前記スーパーヘテロダイン受信機のＩＦ
セクション（図示せず）の出力において標準的な復調手
段によって発生される。前記周波数ｆｌｏは（１＋ｐ）
＊ｆｒｆとして表わすことができ、この場合ｐは通常１
より小さい値を有し、例えばｐ＝０．００１である。し
たがって、ｆｉｆ＝ｐ＊ｆｒｆである。データ送信機４
においては、周波数ｆｒｆおよびｆｔｘは知られている
から、これらの間の関係もまた知られている。便宜上、
ｆｔｘはちょうどｆｒｆの約数となるよう選択すること
ができる。したがって、データ受信機６においては、局
部発振器１４に接続された周波数分周器９により、周波
数が（１＋ｐ）＊ｆｔｘであるクロック信号ｆｃｌｋを
発生することは自明のことである。
【００１９】全ての送信機および受信機信号を発生する
ために使用される回路における不正確はｆｃｌｋおよび
ｆｔｘの周波数の差が知ることができないことを意味す
るが、この差の符号は常にｐに対して適切な値を選択す
ることにより知ることができ、この場合ｐは正または負
の数とすることができる。しかしながら、好ましい実施
形態では、部品の許容差はｐが常に正になるように選択
される。
ために使用される回路における不正確はｆｃｌｋおよび
ｆｔｘの周波数の差が知ることができないことを意味す
るが、この差の符号は常にｐに対して適切な値を選択す
ることにより知ることができ、この場合ｐは正または負
の数とすることができる。しかしながら、好ましい実施
形態では、部品の許容差はｐが常に正になるように選択
される。
【００２０】周波数分周器９によって提供されるクロッ
ク信号ｆｃｌｋはクロック信号発生器１０に結合され
る。クロック信号発生器１０は、それぞれ、受信データ
およびクロック信号ＳＣＬＫを提供するために２つの出
力１６および１８を有し、これらの信号はデータのデコ
ードのためにデータ受信機の他の回路（図示せず）に結
合される。クロック出力１８におけるクロック信号ＳＣ
ＬＫは実質的に受信データに同期している。
ク信号ｆｃｌｋはクロック信号発生器１０に結合され
る。クロック信号発生器１０は、それぞれ、受信データ
およびクロック信号ＳＣＬＫを提供するために２つの出
力１６および１８を有し、これらの信号はデータのデコ
ードのためにデータ受信機の他の回路（図示せず）に結
合される。クロック出力１８におけるクロック信号ＳＣ
ＬＫは実質的に受信データに同期している。
【００２１】好ましい実施形態では、データ送信機４は
少なくとも同期ワード２０および実データ（ｒｅａｌ
ｄａｔａ）２２を備えたデータを送信する（図２を参
照）。同期ワード２０は好ましくは所定の値を有する８
つのデータビットからなりかつ実データは１００ビット
から構成できる。好ましくは、前記データはマンチェス
タ符号化されている。しかしながら、前記データは連続
的に“１”および“０”を送信する任意の符号化機構に
したがって符号化することができる。マンチェスタコー
ディング機構を使用する利点は１つのビットのデータの
平均値が論理“１”および論理“０”の間の中間点にあ
ることである。この平均値は次にデータ受信機によって
使用されて前記データが前記平均値より上にあるかある
いは前記平均値より下にあるかを判定することにより、
それぞれ、前記データが“１”であるかあるいは“０”
であるかを判定することができる。
少なくとも同期ワード２０および実データ（ｒｅａｌ
ｄａｔａ）２２を備えたデータを送信する（図２を参
照）。同期ワード２０は好ましくは所定の値を有する８
つのデータビットからなりかつ実データは１００ビット
から構成できる。好ましくは、前記データはマンチェス
タ符号化されている。しかしながら、前記データは連続
的に“１”および“０”を送信する任意の符号化機構に
したがって符号化することができる。マンチェスタコー
ディング機構を使用する利点は１つのビットのデータの
平均値が論理“１”および論理“０”の間の中間点にあ
ることである。この平均値は次にデータ受信機によって
使用されて前記データが前記平均値より上にあるかある
いは前記平均値より下にあるかを判定することにより、
それぞれ、前記データが“１”であるかあるいは“０”
であるかを判定することができる。
【００２２】次に図４を参照すると、受信データと実質
的に同期したクロック信号を発生するためのクロック信
号発生器１０がより詳細に示されている。該クロック信
号発生器１０はｎのクロックを発生する手段を具備し、
該ｎのクロックの各々は実質的に前記所定のデータ周波
数ｆｔｘである周波数ｆｃｌｋを有しかつ前記ｎのクロ
ックの内の隣接するクロックと１クロック周期の１／ｎ
だけ位相外れになっている。好ましくは、前記ｎクロッ
ク発生手段はカウンタ２６を具備し、該カウンタ２６は
出力３１にｎのクロックを提供するように入力２９に与
えられるカウンタクロックＣＣＬＫによってクロッキン
グされる。カウンタクロックＣＣＬＫはｎ＊（１＋ｐ）
＊ｆｔｘに等しい周波数を有し、局部発振器１４によっ
て発生される信号から得られる。前記カウンタはｎまで
カウントアップし、したがって前記ｎのクロックの各々
が実質的に所定のデータ周波数（ｆｃｌｋ＝（１＋ｐ）
＊ｆｔｘ）である周波数ｆｃｌｋを有しかつ１クロック
周期の１／ｎだけ隣接クロックと位相外れになっている
（図５）を参照）。
的に同期したクロック信号を発生するためのクロック信
号発生器１０がより詳細に示されている。該クロック信
号発生器１０はｎのクロックを発生する手段を具備し、
該ｎのクロックの各々は実質的に前記所定のデータ周波
数ｆｔｘである周波数ｆｃｌｋを有しかつ前記ｎのクロ
ックの内の隣接するクロックと１クロック周期の１／ｎ
だけ位相外れになっている。好ましくは、前記ｎクロッ
ク発生手段はカウンタ２６を具備し、該カウンタ２６は
出力３１にｎのクロックを提供するように入力２９に与
えられるカウンタクロックＣＣＬＫによってクロッキン
グされる。カウンタクロックＣＣＬＫはｎ＊（１＋ｐ）
＊ｆｔｘに等しい周波数を有し、局部発振器１４によっ
て発生される信号から得られる。前記カウンタはｎまで
カウントアップし、したがって前記ｎのクロックの各々
が実質的に所定のデータ周波数（ｆｃｌｋ＝（１＋ｐ）
＊ｆｔｘ）である周波数ｆｃｌｋを有しかつ１クロック
周期の１／ｎだけ隣接クロックと位相外れになっている
（図５）を参照）。
【００２３】前記ｎのクロックはレジスタ手段２８のク
ロック入力３４に結合され、該レジスタ手段２８は無線
機部８から生データを受けるためのデータ入力３６を有
しかつ該レジスタ手段２８はｎのレジスタから構成され
る。該ｎ個のレジスタの各々は前記ｎのクロックのそれ
ぞれの１つによってクロッキングされる。同期ワード２
０とこれに続く実データ２２である、前記生データはそ
のそれぞれのクロックにしたがってｎのレジスタの各々
へと並列にシフトされる。
ロック入力３４に結合され、該レジスタ手段２８は無線
機部８から生データを受けるためのデータ入力３６を有
しかつ該レジスタ手段２８はｎのレジスタから構成され
る。該ｎ個のレジスタの各々は前記ｎのクロックのそれ
ぞれの１つによってクロッキングされる。同期ワード２
０とこれに続く実データ２２である、前記生データはそ
のそれぞれのクロックにしたがってｎのレジスタの各々
へと並列にシフトされる。
【００２４】好ましい実施形態では、ｎは８であり、し
たがってカウンタ２６は出力３１における８つのクロッ
クＣＬＫ１〜ＣＬＫ８（図５を参照）を８つのレジスタ
Ｒ１〜Ｒ８に提供する。しかしながら、ｎは４以上の任
意の整数とすることができる。したがって、前記生デー
タの同期ワード２０は第１のクロック（ＣＬＫ１）によ
って第１のレジスタＲ１へとクロック入力され、第２の
クロック（ＣＬＫ２）によって第２のレジスタＲ２へと
クロック入力され、以下同様に前記生データの同期ワー
ド２０は第８のクロック（ＣＬＫ８）により第８のレジ
スタＲ８へとクロック入力される。
たがってカウンタ２６は出力３１における８つのクロッ
クＣＬＫ１〜ＣＬＫ８（図５を参照）を８つのレジスタ
Ｒ１〜Ｒ８に提供する。しかしながら、ｎは４以上の任
意の整数とすることができる。したがって、前記生デー
タの同期ワード２０は第１のクロック（ＣＬＫ１）によ
って第１のレジスタＲ１へとクロック入力され、第２の
クロック（ＣＬＫ２）によって第２のレジスタＲ２へと
クロック入力され、以下同様に前記生データの同期ワー
ド２０は第８のクロック（ＣＬＫ８）により第８のレジ
スタＲ８へとクロック入力される。
【００２５】次に図６をも参照すると、本発明の第１の
実施形態に係わる各々のレジスタＲ１〜Ｒ８は、図６に
はそれらの内のＲ１のみが示されているが、そこに結合
されたデコード論理４０を有しＲ１の内容を比較ワード
と比較しかつ該比較に応じて出力信号ＨＥＤ１を論理手
段３０に提供する。すなわち、レジスタＲ１に保持され
たデータの各ビットが比較ワードの対応するビットと並
列に比較される。したがって８つの出力信号ＨＥＤ１〜
ＨＥＤ８が論理手段３０に提供される。前記比較ワード
はデータ送信機４によって送信されかつデータ受信機６
によって受信される同期ワードの所定の値に対応する所
定の値を有する。好ましい実施形態では、前記同期ワー
ドかつしたがって前記比較ワードは“００１１０１１
１”の所定の値を有する。図３はこの値００１１０１１
１を表わすマンチェスタ符号化されたデータの８ビット
からなる同期ワード２０を示している。
実施形態に係わる各々のレジスタＲ１〜Ｒ８は、図６に
はそれらの内のＲ１のみが示されているが、そこに結合
されたデコード論理４０を有しＲ１の内容を比較ワード
と比較しかつ該比較に応じて出力信号ＨＥＤ１を論理手
段３０に提供する。すなわち、レジスタＲ１に保持され
たデータの各ビットが比較ワードの対応するビットと並
列に比較される。したがって８つの出力信号ＨＥＤ１〜
ＨＥＤ８が論理手段３０に提供される。前記比較ワード
はデータ送信機４によって送信されかつデータ受信機６
によって受信される同期ワードの所定の値に対応する所
定の値を有する。好ましい実施形態では、前記同期ワー
ドかつしたがって前記比較ワードは“００１１０１１
１”の所定の値を有する。図３はこの値００１１０１１
１を表わすマンチェスタ符号化されたデータの８ビット
からなる同期ワード２０を示している。
【００２６】もしレジスタの内容が比較ワードと整合す
れば、出力信号ＨＥＤ１〜８は第１の論理状態（例え
ば、論理“１”）を有し、かつ整合がなければ、出力信
号ＨＥＤ１〜８は第２の論理状態（例えば、論理
“０”）を有する。好ましい実施形態では、受信データ
の同期ワードは８ビットのワードであるから、レジスタ
Ｒ１〜Ｒ８の各々は８ビットのシフトレジスタからな
る。
れば、出力信号ＨＥＤ１〜８は第１の論理状態（例え
ば、論理“１”）を有し、かつ整合がなければ、出力信
号ＨＥＤ１〜８は第２の論理状態（例えば、論理
“０”）を有する。好ましい実施形態では、受信データ
の同期ワードは８ビットのワードであるから、レジスタ
Ｒ１〜Ｒ８の各々は８ビットのシフトレジスタからな
る。
【００２７】ノイズのない理想的なシステムにおいて
は、出力信号ＨＥＤ１〜８の内の４つは“１”でありか
つ該４つの関連するクロックＣＬＫ１〜ＣＬＫ８のいず
れかは有効でありかつデータ受信機のデコード回路（図
示せず）をクロッキングするために使用できる。他の４
つの出力信号ＨＥＤ１〜８は“０”であろう。しかしな
がら、前に述べたように、ノイズは重要な問題を引き起
こしかつデータを汚染することがある。したがって、論
理手段３０は論理“１”を有する出力信号ＨＥＤ１〜Ｈ
ＥＤ８を有しそのクロックが実質的にノイズに対して免
疫性があるレジスタＲ１〜Ｒ８の内の１つを選択する。
は、出力信号ＨＥＤ１〜８の内の４つは“１”でありか
つ該４つの関連するクロックＣＬＫ１〜ＣＬＫ８のいず
れかは有効でありかつデータ受信機のデコード回路（図
示せず）をクロッキングするために使用できる。他の４
つの出力信号ＨＥＤ１〜８は“０”であろう。しかしな
がら、前に述べたように、ノイズは重要な問題を引き起
こしかつデータを汚染することがある。したがって、論
理手段３０は論理“１”を有する出力信号ＨＥＤ１〜Ｈ
ＥＤ８を有しそのクロックが実質的にノイズに対して免
疫性があるレジスタＲ１〜Ｒ８の内の１つを選択する。
【００２８】次に図７をも参照すると、マンチェスタ符
号化データのビット４４が示されており、１クロック周
期またはビット周期は参照数字４６で表わされている。
データビット４４はマンチェスタ符号化された論理
“１”を表わしている。矢印４２は一例として８つのク
ロックＣＬＫ１〜ＣＬＫ８の各々がビット４４をそれが
それぞれのレジスタＲ１〜Ｒ８へとシフトされるときに
サンプルされる場合を示している。ビット４４のエッジ
は無線機部８のスーパーヘテロダイン受信機（図示せ
ず）のフィルタ（図示せず）において丸めを受けるべき
ものでありかつ各々のレベル遷移の後のビット４４の部
分はノイズを受けやすい。したがって、データクロック
として正しくデータをデコードしたｎのクロックＣＬＫ
１〜ＣＬＫ８の内の最後のもの（ｌａｔｅｓｔ）、この
例ではＣＬＫ４、を選択することが好ましい。しかしな
がら、該最後のクロックは一般に位相ノイズを受けやす
いデータの後縁に充分近く、かつしたがってデータクロ
ックとして先行するクロックＣＬＫ３が選択される。周
波数ｆｃｌｋは該周波数とｆｔｘとの間の差がｆｃｌｋ
がｆｔｘより高くなるように選択されたから（ｐは正の
数である）、前記選択されたデータクロックは再同期が
必要とされる前の最大時間の間到来する受信データと正
しく同期された状態に留まる。
号化データのビット４４が示されており、１クロック周
期またはビット周期は参照数字４６で表わされている。
データビット４４はマンチェスタ符号化された論理
“１”を表わしている。矢印４２は一例として８つのク
ロックＣＬＫ１〜ＣＬＫ８の各々がビット４４をそれが
それぞれのレジスタＲ１〜Ｒ８へとシフトされるときに
サンプルされる場合を示している。ビット４４のエッジ
は無線機部８のスーパーヘテロダイン受信機（図示せ
ず）のフィルタ（図示せず）において丸めを受けるべき
ものでありかつ各々のレベル遷移の後のビット４４の部
分はノイズを受けやすい。したがって、データクロック
として正しくデータをデコードしたｎのクロックＣＬＫ
１〜ＣＬＫ８の内の最後のもの（ｌａｔｅｓｔ）、この
例ではＣＬＫ４、を選択することが好ましい。しかしな
がら、該最後のクロックは一般に位相ノイズを受けやす
いデータの後縁に充分近く、かつしたがってデータクロ
ックとして先行するクロックＣＬＫ３が選択される。周
波数ｆｃｌｋは該周波数とｆｔｘとの間の差がｆｃｌｋ
がｆｔｘより高くなるように選択されたから（ｐは正の
数である）、前記選択されたデータクロックは再同期が
必要とされる前の最大時間の間到来する受信データと正
しく同期された状態に留まる。
【００２９】論理手段３０は２番目に最後の（ｓｅｃｏ
ｎｄ ｌａｓｔ）有効なクロック、上に述べた例ではＣ
ＬＫ３、あるいは唯一の有効なクロックを選択すること
により前記クロックＣＬＫ１〜ＣＬＫ８の内の「最善
の」クロックを選択する。
ｎｄ ｌａｓｔ）有効なクロック、上に述べた例ではＣ
ＬＫ３、あるいは唯一の有効なクロックを選択すること
により前記クロックＣＬＫ１〜ＣＬＫ８の内の「最善
の」クロックを選択する。
【００３０】図８は、論理手段３０の好ましい実施形態
を示す。論理手段３０は以下のルールにしたがって前記
ｎのクロックの内どのクロックが有効であるかを決定す
るための手段４７を具備する。すなわち、もし出力信号
ＨＥＤｍ（ここでｍは１つのレジスタの出力信号の番号
を表わす）が論理“１”でありかつ出力信号ＨＥＤｍ＋
２およびＨＥＤｍ＋３が共に論理“０”であれば、ＨＥ
Ｄｍに関連するクロック信号は有効である。論理手段３
０はさらに前記決定された有効なクロックの内どれが２
番目に最後の有効なクロックであるかあるいは唯一の有
効なクロックであるかを決定しかつその出力５３に前記
ｎのクロックの内の選択された１つＳＣＬＫとして前記
決定された２番目に最後の有効なクロックまたは唯一の
有効なクロックを提供する手段４９を備えている。
を示す。論理手段３０は以下のルールにしたがって前記
ｎのクロックの内どのクロックが有効であるかを決定す
るための手段４７を具備する。すなわち、もし出力信号
ＨＥＤｍ（ここでｍは１つのレジスタの出力信号の番号
を表わす）が論理“１”でありかつ出力信号ＨＥＤｍ＋
２およびＨＥＤｍ＋３が共に論理“０”であれば、ＨＥ
Ｄｍに関連するクロック信号は有効である。論理手段３
０はさらに前記決定された有効なクロックの内どれが２
番目に最後の有効なクロックであるかあるいは唯一の有
効なクロックであるかを決定しかつその出力５３に前記
ｎのクロックの内の選択された１つＳＣＬＫとして前記
決定された２番目に最後の有効なクロックまたは唯一の
有効なクロックを提供する手段４９を備えている。
【００３１】好ましい実施形態においては、前記手段４
９は複数のラッチ５０およびクロック選択手段５２を具
備する。複数のラッチ５０の各々は前記ｎのクロックＣ
ＬＫ１〜ＣＬＫ８の内のそれぞれの１つによってクロッ
キングされかつそれぞれのラッチ出力信号Ｌ１〜Ｌ８を
提供する。前記手段４７があるクロックが有効であるこ
とを決定したとき、該有効なクロックによってクロッキ
ングされるラッチはイネーブルされかつイネーブルされ
たラッチの出力において第１の論理状態“１”を有する
ラッチ信号が提供される。他のラッチもまたそれらのそ
れぞれの出力において第２の論理状態“０”を有するラ
ッチ信号を提供する。例えば、第３のクロックＣＬＫ３
が選択された場合、該第３のクロックＣＬＫ３に関連す
るラッチ５０の内の１つ４８がイネーブルされかつラッ
チ信号Ｌ３が第１の論理状態“１”を有してイネーブル
されたラッチ４８の出力において提供される。他のラッ
チ５０もまた第２の論理状態“０”を有するラッチ信号
Ｌ１，Ｌ２，Ｌ４〜Ｌ８をそれらのそれぞれの出力にお
いて提供する。
９は複数のラッチ５０およびクロック選択手段５２を具
備する。複数のラッチ５０の各々は前記ｎのクロックＣ
ＬＫ１〜ＣＬＫ８の内のそれぞれの１つによってクロッ
キングされかつそれぞれのラッチ出力信号Ｌ１〜Ｌ８を
提供する。前記手段４７があるクロックが有効であるこ
とを決定したとき、該有効なクロックによってクロッキ
ングされるラッチはイネーブルされかつイネーブルされ
たラッチの出力において第１の論理状態“１”を有する
ラッチ信号が提供される。他のラッチもまたそれらのそ
れぞれの出力において第２の論理状態“０”を有するラ
ッチ信号を提供する。例えば、第３のクロックＣＬＫ３
が選択された場合、該第３のクロックＣＬＫ３に関連す
るラッチ５０の内の１つ４８がイネーブルされかつラッ
チ信号Ｌ３が第１の論理状態“１”を有してイネーブル
されたラッチ４８の出力において提供される。他のラッ
チ５０もまた第２の論理状態“０”を有するラッチ信号
Ｌ１，Ｌ２，Ｌ４〜Ｌ８をそれらのそれぞれの出力にお
いて提供する。
【００３２】前記８つのクロックＣＬＫ１〜ＣＬＫ８に
対応するラッチ信号Ｌ１〜Ｌ８は前記８つのクロックＣ
ＬＫ１〜ＣＬＫ８と共にクロック選択手段５２に供給さ
れる。クロック選択手段はそのラッチ信号が第１の論理
状態を有するクロック、すなわち第３のクロックＣＬＫ
３を選択しこれはその出力５３において選択されたクロ
ックＳＣＬＫとして提供される。
対応するラッチ信号Ｌ１〜Ｌ８は前記８つのクロックＣ
ＬＫ１〜ＣＬＫ８と共にクロック選択手段５２に供給さ
れる。クロック選択手段はそのラッチ信号が第１の論理
状態を有するクロック、すなわち第３のクロックＣＬＫ
３を選択しこれはその出力５３において選択されたクロ
ックＳＣＬＫとして提供される。
【００３３】図９をも参照すると、前記選択されたクロ
ックＳＣＬＫはデータ再生回路（ｄａｔａ ｒｅｃｏｖ
ｅｒｙ ｃｉｒｃｕｉｔｒｙ）３２へかつクロック信号
発生器１０のクロック出力１８へと結合される。データ
再生回路は無線機部８から生データを受信しかつ実質的
に前記選択されたクロックＳＣＬＫに同期した受信デー
タをクロック信号発生器１０の出力１６へと提供する。
ックＳＣＬＫはデータ再生回路（ｄａｔａ ｒｅｃｏｖ
ｅｒｙ ｃｉｒｃｕｉｔｒｙ）３２へかつクロック信号
発生器１０のクロック出力１８へと結合される。データ
再生回路は無線機部８から生データを受信しかつ実質的
に前記選択されたクロックＳＣＬＫに同期した受信デー
タをクロック信号発生器１０の出力１６へと提供する。
【００３４】データ再生回路３２は好ましくはラッチ５
４を備えている。クロック選択手段５２の出力５３は該
ラッチ５４のクロック入力に結合されかつクロック発生
器１０のクロック出力１８に結合されている。無線機部
８からの生データはラッチ５４のデータ入力に結合され
る。ラッチ５４のデータ出力はクロック信号発生器の出
力１６に結合される。ラッチ５４のデータ入力における
生データは前記選択されたクロックにしたがってラッチ
され、それによって出力１６における受信データおよび
クロック出力１８におけるクロック信号が実質的に同期
される。
４を備えている。クロック選択手段５２の出力５３は該
ラッチ５４のクロック入力に結合されかつクロック発生
器１０のクロック出力１８に結合されている。無線機部
８からの生データはラッチ５４のデータ入力に結合され
る。ラッチ５４のデータ出力はクロック信号発生器の出
力１６に結合される。ラッチ５４のデータ入力における
生データは前記選択されたクロックにしたがってラッチ
され、それによって出力１６における受信データおよび
クロック出力１８におけるクロック信号が実質的に同期
される。
【００３５】クロック信号発生器１０はこのようにして
受信データの同期ワード２０を使用し実質的に受信デー
タに同期しかつデータ受信機によって同期ワード２０に
続く実データ２２をデコードするために使用されるクロ
ックを提供する。
受信データの同期ワード２０を使用し実質的に受信デー
タに同期しかつデータ受信機によって同期ワード２０に
続く実データ２２をデコードするために使用されるクロ
ックを提供する。
【００３６】本発明の第２の実施形態においては、マン
チェスタ符号化データを使用し、データでありかつノイ
ズでないものが同期ワードの認識を引き起こしたことを
保証するためにマンチェスタ符号化データの対称の配列
を使用する。
チェスタ符号化データを使用し、データでありかつノイ
ズでないものが同期ワードの認識を引き起こしたことを
保証するためにマンチェスタ符号化データの対称の配列
を使用する。
【００３７】マンチェスタ符号化データビット（例えば
図７を参照）はクロック周期またはクロック期間の一方
のフェーズで論理“１”を有するハーフビット、および
前記クロック周期またはクロック期間の逆位相または逆
フェーズ（ａｎｔｉ−ｐｈａｓｅ）で論理“０”を有す
るハーフビットを具備する。８つのクロックＣＬＫ１〜
ＣＬＫ８に対して、第１のクロックＣＬＫ１は第５のク
ロックＣＬＫ５と１８０度だけ位相がずらされており
（あるいは言い換えれば、逆位相にあり）、第２のクロ
ックＣＬＫ２は第６のクロックＣＬＫ６と逆位相にな
り、第３のクロックＣＬＫ３は第７のクロックＣＬＫ７
と逆位相にあり、そして第４のクロックＣＬＫ４は第８
のクロックＣＬＫ８と逆位相になっている。したがっ
て、ノイズのないデータが受信されたとき、一方のクロ
ックによってクロッキングされたレジスタの内容は逆位
相のクロックによってクロッキングされたレジスタ、す
なわち逆位相レジスタ、の内容と比較して反転され、す
なわちそれぞれのビットにおいて異なることになる。
図７を参照）はクロック周期またはクロック期間の一方
のフェーズで論理“１”を有するハーフビット、および
前記クロック周期またはクロック期間の逆位相または逆
フェーズ（ａｎｔｉ−ｐｈａｓｅ）で論理“０”を有す
るハーフビットを具備する。８つのクロックＣＬＫ１〜
ＣＬＫ８に対して、第１のクロックＣＬＫ１は第５のク
ロックＣＬＫ５と１８０度だけ位相がずらされており
（あるいは言い換えれば、逆位相にあり）、第２のクロ
ックＣＬＫ２は第６のクロックＣＬＫ６と逆位相にな
り、第３のクロックＣＬＫ３は第７のクロックＣＬＫ７
と逆位相にあり、そして第４のクロックＣＬＫ４は第８
のクロックＣＬＫ８と逆位相になっている。したがっ
て、ノイズのないデータが受信されたとき、一方のクロ
ックによってクロッキングされたレジスタの内容は逆位
相のクロックによってクロッキングされたレジスタ、す
なわち逆位相レジスタ、の内容と比較して反転され、す
なわちそれぞれのビットにおいて異なることになる。
【００３８】次に本発明の第２の実施形態に係わるレジ
スタ手段２４を示す図１０を参照すると、該レジスタ手
段２４はさらに、それらの内の２つのレジスタＲ１およ
びＲ５のみが示されたそれぞれのレジスタＲ１〜Ｒ８に
対し、レジスタＲ１のデコード論理４０にかつ逆位相レ
ジスタＲ５のデコード論理４００に結合された論理ゲー
ト４１を備えている。図６のものと同じ構成要素は同じ
参照数字で参照される。論理ゲート４１の出力は出力信
号ＨＥＤ１〜ＨＥＤ８を提供する。論理ゲート４１にお
ける出力信号ＨＥＤ１は、レジスタＲ１の内容がデコー
ド論理４０によって所定の同期ワード、好ましい実施形
態では００１１０１１１であるとしてデコードされ、か
つ逆位相レジスタＲ５の内容がデコード論理４００によ
って前記所定の同期ワードの補数、好ましい実施形態で
は１１００１０００、であるとしてデコードされた場合
にのみ第１の論理状態（論理“１”）を有する。論理手
段３０は前記第１の実施形態について上に説明したよう
に適切なクロックを選択するために前記出力信号ＨＥＤ
１〜ＨＥＤ８を使用する。
スタ手段２４を示す図１０を参照すると、該レジスタ手
段２４はさらに、それらの内の２つのレジスタＲ１およ
びＲ５のみが示されたそれぞれのレジスタＲ１〜Ｒ８に
対し、レジスタＲ１のデコード論理４０にかつ逆位相レ
ジスタＲ５のデコード論理４００に結合された論理ゲー
ト４１を備えている。図６のものと同じ構成要素は同じ
参照数字で参照される。論理ゲート４１の出力は出力信
号ＨＥＤ１〜ＨＥＤ８を提供する。論理ゲート４１にお
ける出力信号ＨＥＤ１は、レジスタＲ１の内容がデコー
ド論理４０によって所定の同期ワード、好ましい実施形
態では００１１０１１１であるとしてデコードされ、か
つ逆位相レジスタＲ５の内容がデコード論理４００によ
って前記所定の同期ワードの補数、好ましい実施形態で
は１１００１０００、であるとしてデコードされた場合
にのみ第１の論理状態（論理“１”）を有する。論理手
段３０は前記第１の実施形態について上に説明したよう
に適切なクロックを選択するために前記出力信号ＨＥＤ
１〜ＨＥＤ８を使用する。
【００３９】第２の実施形態の利点は逆位相レジスタに
よる付加的なチェックが、クロックが受け入れられる前
に８個のレジスタによって１６ビットがチェックされる
ことを意味する。これはそのような構成をノイズに対し
て非常に免疫性のあるものにするが、最小数のレジスタ
を使用するにすぎない。
よる付加的なチェックが、クロックが受け入れられる前
に８個のレジスタによって１６ビットがチェックされる
ことを意味する。これはそのような構成をノイズに対し
て非常に免疫性のあるものにするが、最小数のレジスタ
を使用するにすぎない。
【００４０】もしデータ送信機４によって送信される実
データ２２が長い、例えば、１００ビットより長い、場
合には、例えば水晶のドリフトによる、前記所定のデー
タ周波数ｆｔｘおよびクロックＣＬＫ１〜ＣＬＫ８の周
波数の間の周波数のドリフトはかなり大きくなり、した
がって前記選択されたクロックが受信データと非同期に
なることがある。データ受信機６は再同期される必要が
ある。
データ２２が長い、例えば、１００ビットより長い、場
合には、例えば水晶のドリフトによる、前記所定のデー
タ周波数ｆｔｘおよびクロックＣＬＫ１〜ＣＬＫ８の周
波数の間の周波数のドリフトはかなり大きくなり、した
がって前記選択されたクロックが受信データと非同期に
なることがある。データ受信機６は再同期される必要が
ある。
【００４１】したがって、長い実データに対しては、本
発明に係わるデータ受信機６は複数のデータパケットを
送ることにより再同期され、各データパケットは所定の
データ周波数および所定の値を有する同期ワードとこれ
に続く実データかつさらに複数の非マンチェスタ符号化
の“０”または“１”を備えている。好ましい実施形態
では、データパケットにおいて８つのゼロが送信され、
したがってレジスタ手段２８の全てのｎのレジスタＲ１
〜Ｒ８はゼロで満たされる。そのようなシーケンスの８
つの非マンチェスタ符号化ゼロはマンチェスタ符号化デ
ータにおいては決して生じない。したがって、再同期を
開始させるためにこのシーケンスを使用することはマン
チェスタ符号化されたデータパケットの内容に対し何ら
の制約も与えない。
発明に係わるデータ受信機６は複数のデータパケットを
送ることにより再同期され、各データパケットは所定の
データ周波数および所定の値を有する同期ワードとこれ
に続く実データかつさらに複数の非マンチェスタ符号化
の“０”または“１”を備えている。好ましい実施形態
では、データパケットにおいて８つのゼロが送信され、
したがってレジスタ手段２８の全てのｎのレジスタＲ１
〜Ｒ８はゼロで満たされる。そのようなシーケンスの８
つの非マンチェスタ符号化ゼロはマンチェスタ符号化デ
ータにおいては決して生じない。したがって、再同期を
開始させるためにこのシーケンスを使用することはマン
チェスタ符号化されたデータパケットの内容に対し何ら
の制約も与えない。
【００４２】これは論理手段３０をリセットし、したが
って選択されたクロックのラッチがディスエーブルさ
れ、ラッチ出力信号がリセットされ、かつ選択されたク
ロックがリセットされる。同期プロセスは次にその後の
同期ワード２０の受信に応じて再び開始される。
って選択されたクロックのラッチがディスエーブルさ
れ、ラッチ出力信号がリセットされ、かつ選択されたク
ロックがリセットされる。同期プロセスは次にその後の
同期ワード２０の受信に応じて再び開始される。
【００４３】この構成は任意の数の同期ワードの送信を
可能にする。“１”が認識されるや否や、システムは選
択されたクロックをラッチしかつそれを前記ゼロがリセ
ットを行なうまで使用し続ける。
可能にする。“１”が認識されるや否や、システムは選
択されたクロックをラッチしかつそれを前記ゼロがリセ
ットを行なうまで使用し続ける。
【００４４】図１１は、再同期プロセスのための部分的
状態図である。状態２、ボックス６０において、有効な
同期ワードが探されかつそれが発見されたときに状態
３、ボックス６２、に入る。状態３においては、クロッ
クを受信データに再同期するために複数のゼロが送信さ
れるまでデータ受信機６のマイクロプロセッサ（図示せ
ず）をイネーブルするために選択されたクロックが使用
される。状態マシンは状態２、ボックス６０に戻る。好
ましくは、本状態マシンは状態２から状態３に移る場合
に前記選択されたクロックによってクロッキングされ、
それは前記クロックＣＬＫ１〜ＣＬＫ８の内の１つが選
択されたときにデータ受信機のマイクロプロセッサ（図
示せず）への出力を可能にするために使用できる、イネ
ーブル（ＥＮＡＢＬＥ）信号が常に前記選択されたクロ
ックと同じ位相関係を持つからである。任意のクロック
を使用できるがもし選択されたクロックが使用されなけ
ればいくつかのデータは失なわれるかも知れない。
状態図である。状態２、ボックス６０において、有効な
同期ワードが探されかつそれが発見されたときに状態
３、ボックス６２、に入る。状態３においては、クロッ
クを受信データに再同期するために複数のゼロが送信さ
れるまでデータ受信機６のマイクロプロセッサ（図示せ
ず）をイネーブルするために選択されたクロックが使用
される。状態マシンは状態２、ボックス６０に戻る。好
ましくは、本状態マシンは状態２から状態３に移る場合
に前記選択されたクロックによってクロッキングされ、
それは前記クロックＣＬＫ１〜ＣＬＫ８の内の１つが選
択されたときにデータ受信機のマイクロプロセッサ（図
示せず）への出力を可能にするために使用できる、イネ
ーブル（ＥＮＡＢＬＥ）信号が常に前記選択されたクロ
ックと同じ位相関係を持つからである。任意のクロック
を使用できるがもし選択されたクロックが使用されなけ
ればいくつかのデータは失なわれるかも知れない。
【００４５】
【発明の効果】以上述べた好ましい実施形態では同期ワ
ードは８ビットから構成される。これは例示のためのみ
のものである。しかしながら、本発明に係わるクロック
信号発生器はＬビットにおいて受信データに実質的に同
期したクロック信号を提供するために同期ワードを使用
し、この場合Ｌは同期ワードにおけるビットの数であ
る。これはＰＬＬを使用する従来技術の構成よりも遥か
に短い期間である。したがって、本発明は、自動車用の
キーレス入力システムのような、バッテリ給電の用途に
おいて使用するために顕著な効果を提供する。
ードは８ビットから構成される。これは例示のためのみ
のものである。しかしながら、本発明に係わるクロック
信号発生器はＬビットにおいて受信データに実質的に同
期したクロック信号を提供するために同期ワードを使用
し、この場合Ｌは同期ワードにおけるビットの数であ
る。これはＰＬＬを使用する従来技術の構成よりも遥か
に短い期間である。したがって、本発明は、自動車用の
キーレス入力システムのような、バッテリ給電の用途に
おいて使用するために顕著な効果を提供する。
【００４６】本発明のさらに他の利点は前に述べた従来
技術の構成のようにデータのエッジをサンプルせずかつ
したがってそのような構成に関連するノイズの問題を受
けないことである。本発明はノイズに対し非常に免疫性
があり、これは本発明ではデータビットを３／４ビット
期間でサンプルするからである。
技術の構成のようにデータのエッジをサンプルせずかつ
したがってそのような構成に関連するノイズの問題を受
けないことである。本発明はノイズに対し非常に免疫性
があり、これは本発明ではデータビットを３／４ビット
期間でサンプルするからである。
【００４７】さらに、本発明に係わるクロック信号発生
器のノイズに対する免疫性は逆位相レジスタの内容を見
ることによって改善できる。これは単純なロジックを使
用して達成できる。
器のノイズに対する免疫性は逆位相レジスタの内容を見
ることによって改善できる。これは単純なロジックを使
用して達成できる。
【００４８】ここに説明した実施形態はここに説明した
ものと異なる組合わせの論理状態を有する種々の信号に
よって実施できることが理解されるであろう。
ものと異なる組合わせの論理状態を有する種々の信号に
よって実施できることが理解されるであろう。
【００４９】本発明に係わるデータ受信機６は車両また
は乗物のための遠隔制御アクセスシステム（図示せず）
において使用できる。そのようなシステムでは、データ
受信機６は車両（図示せず）に導入されかつシステムは
さらに、車両のオペレータによって所持される遠隔ユニ
ットまたは電子キーのような、データ送信機を具備す
る。該データ送信機は車両のドアをロックしまたはアン
ロックするために符号化された信号を送信し、該符号化
された信号はデータ受信機６によって受信される。デー
タ受信機６のクロック信号発生器１０は上に述べたよう
に符号化された信号に同期したクロック信号を発生し、
該クロック信号は前記符号化された信号をデコードする
ために使用される。もし符号化された信号がデコードに
際して有効であると判定されれば、車両のドアは次にロ
ックまたはアンロックされる。車両のドアをロックしま
たはアンロックするための符号化された信号は無線周波
信号または赤外線信号または他の同様の信号とすること
ができる。
は乗物のための遠隔制御アクセスシステム（図示せず）
において使用できる。そのようなシステムでは、データ
受信機６は車両（図示せず）に導入されかつシステムは
さらに、車両のオペレータによって所持される遠隔ユニ
ットまたは電子キーのような、データ送信機を具備す
る。該データ送信機は車両のドアをロックしまたはアン
ロックするために符号化された信号を送信し、該符号化
された信号はデータ受信機６によって受信される。デー
タ受信機６のクロック信号発生器１０は上に述べたよう
に符号化された信号に同期したクロック信号を発生し、
該クロック信号は前記符号化された信号をデコードする
ために使用される。もし符号化された信号がデコードに
際して有効であると判定されれば、車両のドアは次にロ
ックまたはアンロックされる。車両のドアをロックしま
たはアンロックするための符号化された信号は無線周波
信号または赤外線信号または他の同様の信号とすること
ができる。
【図１】本発明を導入したデータ通信システムを示す概
略的ブロック回路図である。
略的ブロック回路図である。
【図２】図１のデータ通信システムのデータ送信機によ
って送信されるデータを示す説明図である。
って送信されるデータを示す説明図である。
【図３】好ましい実施形態において図２に示されるデー
タの一部を形成するマンチェスタ符号化されたワードを
示す説明図である。
タの一部を形成するマンチェスタ符号化されたワードを
示す説明図である。
【図４】図１に示されるデータ受信機の一部である本発
明に係わるクロック発生器を示す概略的ブロック回路図
である。
明に係わるクロック発生器を示す概略的ブロック回路図
である。
【図５】図４のクロック発生器において発生されるｎの
クロックを示す説明図である。
クロックを示す説明図である。
【図６】図４のクロック発生器の一部である本発明の第
１の実施形態に係わるレジスタ手段の一部を示す概略的
ブロック回路図である。
１の実施形態に係わるレジスタ手段の一部を示す概略的
ブロック回路図である。
【図７】図５のｎのクロックによってサンプルされた１
つのマンチェスタ符号化データビットを示す説明図であ
る。
つのマンチェスタ符号化データビットを示す説明図であ
る。
【図８】図４のクロック発生器の一部である本発明に係
わる論理手段の概略的回路図である。
わる論理手段の概略的回路図である。
【図９】図４のクロック発生器の一部である本発明に係
わるデータ再生回路の概略的回路図である。
わるデータ再生回路の概略的回路図である。
【図１０】本発明の第２の実施形態に係わるレジスタ手
段の一部を示す概略的ブロック回路図である。
段の一部を示す概略的ブロック回路図である。
【図１１】再同期プロセスを示す部分的状態図である。
２ データ通信システム ４ データ送信機 ６ データ受信機 ８ 無線機部 ９ 周波数分周器 １０ クロック信号発生器 １２ アンテナ １４ 局部発振器 ２６ カウンタ ２８ レジスタ手段 ３０ 論理手段 ３２ データ再生回路 ４０ デコード論理 ５０ ラッチ ５２ クロック選択手段 ５４ ラッチ ４０，４００ デコード論理 ４１ 論理ゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デイビッド・トレバー・ジョブリン スイス、ジェニーバ、シーエイチ1203、ア ヴェ・ソレ ７ (72)発明者 オリヴィエ・ピロウド スイス、トゥテン、シーエイチ1008、シ ュ・ド・シャピエン 22 (72)発明者 パスカル・レクレーク フランス、フレスネ 94260、アレ・デ・ ロジー １ (72)発明者 ローレン・トラン フランス、レェイ・レ・ローズ 94240、 リュ・デュ・シャレイ 182
Claims (9)
- 【請求項１】 データ受信機において使用するためのク
ロック信号を発生する方法であって、前記クロック信号
は前記データ受信機によって受信されたデータと実質的
に同期されており、前記受信データは所定のデータ周波
数および所定の値を有しかつマンチェスタ符号化された
同期ワードを具備し、該同期ワードの各ビットはクロッ
ク期間の一方のフェーズで論理“１”を有しかつ前記ク
ロック期間の逆フェーズで論理“０”を有し、前記方法
は、 ｎのクロックを発生する段階であって、該ｎのクロック
の各々は実質的に前記所定のデータ周波数である周波数
を有しかつ前記ｎのクロックの内の隣接するクロックと
前記クロック期間または周期の１／ｎだけ位相外れにな
っており、前記ｎのクロックの内の各クロックは該クロ
ックと逆位相の前記ｎのクロックの内の１つの他のクロ
ックを有し、前記データ受信機はｎのレジスタを備えた
レジスタ手段を具備し、前記ｎのレジスタの各々は前記
ｎのクロックの内のそれぞれの１つによってクロッキン
グされ、かつ逆位相のクロックによってクロッキングさ
れる逆位相レジスタを有するもの、 前記受信データを前記ｎのクロックの内のそれぞれのク
ロックにしたがって並列的に前記ｎのレジスタの各々の
レジスタへとシフトする段階、 各々のレジスタの内容を前記所定の値を有するマンチェ
スタ符号化された比較ワードと比較しかつ前記ｎのレジ
スタの各々に対し比較信号を提供する段階であって、該
比較信号は前記レジスタの内容が前記比較ワードと整合
したとき第１の論理状態を有しかつ前記レジスタの内容
が前記比較ワードと整合しない場合に第２の論理状態を
有するもの、 各々のレジスタの前記内容がその逆位相レジスタの内容
と比較して反転されているか否かをチェックする段階、 各々のレジスタに対し出力信号を提供する段階であっ
て、該出力信号は前記レジスタに対する比較信号が第１
の論理状態を有しかつ前記レジスタの内容がその逆位相
レジスタの内容と比較して反転されている場合に第１の
論理状態を有し、かつ前記レジスタの比較信号が第２の
論理状態を有しおよび／または前記レジスタの内容がそ
の逆位相レジスタの内容と比較して反転されていない場
合に第２の論理状態を有するもの、 その出力信号が第１の論理状態を有するレジスタをクロ
ッキングしかつ実質的にノイズに対し免疫性のある前記
ｎのクロックの内の１つを選択する段階、そして前記ｎ
のクロックの内の選択された１つを出力に提供する段階
であって、前記ｎのクロックの内の選択された１つはク
ロック信号を提供するもの、 を具備することを特徴とするデータ受信機において使用
するためのクロック信号を発生する方法。 - 【請求項２】 前記受信データは複数のデータパケット
を備え、各々のデータパケットは所定のデータ周波数お
よび所定の値を有する同期ワードと、これに続く実デー
タと、さらに引き続く複数の“０”または複数の“１”
を具備し、前記方法はさらに、 前記複数の“０”または前記複数の“１”の受信に応じ
て前記所定のクロックをリセットする段階、そして次の
同期ワードを使用して実質的に受信データに同期したク
ロック信号を発生する段階、 を具備することを特徴とする請求項１に記載の方法。 - 【請求項３】 前記選択段階は、 前記ｎのクロックの内のどのクロックが有効であるかを
以下のルール、すなわち、 もし出力信号ｍが第１の論理状態を有し、かつ前記出力
信号から引き続く第２（ｍ＋２）および第３（ｍ＋３）
の出力信号が共に第２の論理状態を有すれば、前記出力
信号ｍに関連するクロックは有効であるとするルール、
にしたがって判定する段階、 前記判定された有効なクロックの内のどれが２番目に最
後の有効なクロックであるかあるいは唯一の有効なクロ
ックであるかを判定する段階、そして前記２番目に最後
の有効なクロックまたは前記唯一の有効なクロックを前
記ｎの内の選択された１つとして提供する段階、 を具備することを特徴とする請求項１または２に記載の
方法。 - 【請求項４】 データ受信機において使用するためのク
ロック信号を発生するクロック発生器であって、前記ク
ロック信号は前記データ受信機によって受信されたデー
タと実質的に同期しており、前記受信されたデータは同
期ワードを具備し、該同期ワードは所定のデータ周波数
および所定の値を有し、かつマンチェスタ符号化されて
前記同期ワードの各ビットが１クロック周期の一方のフ
ェーズで論理“１”をかつ前記クロック周期の逆フェー
ズにおいて論理“０”を有し、前記クロック発生器は、 ｎのクロックを発生するための手段であって、前記ｎの
クロックの各々は実質的に前記所定のデータ周波数であ
る周波数を有しかつ前記ｎのクロックの内の隣接するク
ロックと前記クロック周期の１／ｎだけ位相外れとなっ
ており、前記ｎのクロックの各々はさらに該クロックと
逆位相で前記ｎのクロックの内の１つの他のクロックを
有するもの、 前記受信データを受信するよう結合されたレジスタ手段
であって、該レジスタ手段は、 ｎのレジスタであって、該ｎのレジスタの各々は前記ｎ
のクロックの内のそれぞれの１つによってクロッキング
されることにより、前記受信データが前記ｎのクロック
の内のそれぞれのクロックにしたがって並列に前記ｎの
レジスタの内の各レジスタにシフトされ、前記ｎのレジ
スタの各々は逆位相クロックによってクロッキングされ
る逆位相レジスタを有するもの、 前記ｎのレジスタの内のそれぞれのレジスタに結合され
たｎのデコード論理であって、各々のデコード論理は前
記それぞれのレジスタの内容を所定の値を有するマンチ
ェスタ符号化された比較ワードと比較しかつ出力に比較
信号を提供し、前記比較信号は前記それぞれのレジスタ
の内容が前記比較ワードと整合したとき第１の論理状態
を有しかつ前記それぞれのレジスタの内容が前記比較ワ
ードと整合しない場合に第２の論理状態を有するもの、
そして前記ｎのレジスタの内のそれぞれのレジスタに対
するｎの論理ゲートであって、各々の論理ゲートは前記
それぞれのレジスタのデコード論理にかつその逆位相レ
ジスタのデコード論理に結合され前記それぞれのレジス
タの内容がその逆位相レジスタの内容と比較して反転さ
れているか否かをチェックしかつそれぞれのレジスタに
対して出力信号を提供し、該出力信号は前記レジスタに
対する比較信号が第１の論理状態を有しかつ前記レジス
タの内容がその逆位相レジスタの内容と比較して反転さ
れているときに第１の論理状態を有し、かつ前記レジス
タの比較信号が第２の論理状態を有しおよび／または前
記レジスタの内容がその逆位相レジスタの内容と比較し
て反転されていない場合に第２の論理状態を有するも
の、を具備する前記レジスタ手段、そしてその出力信号
が第１の論理状態を有するレジスタをクロッキングしか
つ実質的にノイズに対し免疫性のある前記ｎのクロック
の内の１つを選択して前記ｎのクロックの内の選択され
た１つを前記データ受信機において使用するためのクロ
ック信号として提供する論理手段、 を具備することを特徴とするデータ受信機において使用
するためのクロック信号を発生するクロック発生器。 - 【請求項５】 前記論理手段は、 前記ｎのクロックの内のどのクロックが有効であるかを
以下のルール、すなわち、 もし出力信号ｍが第１の論理状態を有し、かつ前記出力
信号から引き続く第２（ｍ＋２）および第３（ｍ＋３）
の出力信号が共に第２の論理状態を有すれば、前記出力
信号ｍに関連するクロックは有効であるとするルール、
にしたがって判定するための手段、そして前記判定され
た有効なクロックの内のどれが２番目に最後の有効なク
ロックであるかあるいは唯一の有効なクロックであるか
を判定しかつ該２番目に最後の有効なクロックまたは前
記唯一の有効なクロックを前記ｎのクロックの内の選択
された１つとして提供するための手段、 を具備することを特徴とする請求項４に記載のクロック
発生器。 - 【請求項６】 前記ｎのクロックの各々の周波数は（１
＋ｐ）＊ｆｔｘに等しく、この場合ｆｔｘは前記所定の
データ周波数でありかつｐは１より小さい正または負の
数であることを特徴とする請求項１〜３の内のいずれか
１項に記載の方法。 - 【請求項７】 データ送信機により送信されたデータを
受信するためのデータ受信機であって、該データ受信機
は受信データに実質的に同期したクロック信号を発生す
るために請求項４〜６のいずれか１項に記載のクロック
発生器を具備することを特徴とするデータ受信機。 - 【請求項８】 車両のドアのロックまたはアンロックの
ための符号化された信号を送信するためのデータ送信機
を備えた車両のための遠隔制御アクセスシステムであっ
て、該システムはさらに前記車両に導入された請求項７
に記載のデータ受信機を具備することを特徴とする車両
のための遠隔制御アクセスシステム。 - 【請求項９】 前記ｎのクロックの各々の周波数は（１
＋ｐ）＊ｆｔｘに等しく、この場合ｆｔｘは前記所定の
データ周波数でありかつｐは１より小さい正また負の数
であることを特徴とする請求項４または５に記載のクロ
ック発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9605430 | 1996-04-30 | ||
| FR9605430A FR2748171B1 (fr) | 1996-04-30 | 1996-04-30 | Procede de generation d'un signal d'horloge pour une utilisation dans un recepteur de donnees, generateur d'horloge, recepteur de donnees et systeme d'acces telecommande pour vehicules |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10308731A true JPH10308731A (ja) | 1998-11-17 |
Family
ID=9491722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12176897A Pending JPH10308731A (ja) | 1996-04-30 | 1997-04-24 | クロック信号発生方法およびクロック発生器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5928293A (ja) |
| EP (1) | EP0805574B1 (ja) |
| JP (1) | JPH10308731A (ja) |
| DE (1) | DE69716335T2 (ja) |
| FR (1) | FR2748171B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100890487B1 (ko) | 2006-10-17 | 2009-03-26 | 가부시키가이샤 덴소 | 차량 제어 시스템 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998056137A1 (en) * | 1997-06-02 | 1998-12-10 | Nokia Networks Oy | A circuit and method for receiving data |
| US6421389B1 (en) * | 1999-07-16 | 2002-07-16 | Time Domain Corporation | Baseband signal converter for a wideband impulse radio receiver |
| JP2003046400A (ja) | 2001-07-31 | 2003-02-14 | Yazaki Corp | 非同期ワイヤレス信号受信時の補正方法及び非同期ワイヤレス信号の受信装置 |
| US6677796B2 (en) | 2001-09-20 | 2004-01-13 | Time Domain Corp. | Method and apparatus for implementing precision time delays |
| KR100448707B1 (ko) * | 2002-08-20 | 2004-09-13 | 삼성전자주식회사 | 클럭 및 데이터 복원 회로 및 방법 |
| US7072431B2 (en) * | 2002-10-30 | 2006-07-04 | Visteon Global Technologies, Inc. | Clock timing recovery using arbitrary sampling frequency |
| JP4032947B2 (ja) * | 2002-12-04 | 2008-01-16 | 株式会社デンソー | クロック同期式シリアル通信装置および半導体集積回路装置 |
| KR20040067118A (ko) * | 2003-01-21 | 2004-07-30 | 삼성전자주식회사 | 비트 클록 발생 장치 및 방법 |
| US8066639B2 (en) | 2003-06-10 | 2011-11-29 | Abbott Diabetes Care Inc. | Glucose measuring device for use in personal area network |
| US7171580B2 (en) * | 2003-08-14 | 2007-01-30 | International Business Machines Corporation | Method and apparatus for enhancing system clock availability |
| WO2005089103A2 (en) | 2004-02-17 | 2005-09-29 | Therasense, Inc. | Method and system for providing data communication in continuous glucose monitoring and management system |
| US8123686B2 (en) | 2007-03-01 | 2012-02-28 | Abbott Diabetes Care Inc. | Method and apparatus for providing rolling data in communication systems |
| US7928850B2 (en) | 2007-05-08 | 2011-04-19 | Abbott Diabetes Care Inc. | Analyte monitoring system and methods |
| US8665091B2 (en) | 2007-05-08 | 2014-03-04 | Abbott Diabetes Care Inc. | Method and device for determining elapsed sensor life |
| US8456301B2 (en) | 2007-05-08 | 2013-06-04 | Abbott Diabetes Care Inc. | Analyte monitoring system and methods |
| US8461985B2 (en) | 2007-05-08 | 2013-06-11 | Abbott Diabetes Care Inc. | Analyte monitoring system and methods |
| WO2008157820A1 (en) | 2007-06-21 | 2008-12-24 | Abbott Diabetes Care, Inc. | Health management devices and methods |
| US8617069B2 (en) | 2007-06-21 | 2013-12-31 | Abbott Diabetes Care Inc. | Health monitor |
| JP2009038422A (ja) * | 2007-07-31 | 2009-02-19 | Nec Electronics Corp | 同期回路、及び、データ受信方法 |
| US9402544B2 (en) | 2009-02-03 | 2016-08-02 | Abbott Diabetes Care Inc. | Analyte sensor and apparatus for insertion of the sensor |
| US9226701B2 (en) | 2009-04-28 | 2016-01-05 | Abbott Diabetes Care Inc. | Error detection in critical repeating data in a wireless sensor system |
| US9184490B2 (en) | 2009-05-29 | 2015-11-10 | Abbott Diabetes Care Inc. | Medical device antenna systems having external antenna configurations |
| WO2011026147A1 (en) | 2009-08-31 | 2011-03-03 | Abbott Diabetes Care Inc. | Analyte signal processing device and methods |
| US8993331B2 (en) | 2009-08-31 | 2015-03-31 | Abbott Diabetes Care Inc. | Analyte monitoring system and methods for managing power and noise |
| CN102473276B (zh) | 2009-08-31 | 2016-04-13 | 雅培糖尿病护理公司 | 医疗装置及方法 |
| US8433991B2 (en) | 2010-06-16 | 2013-04-30 | Qualcomm Incorporated | Global Navigation Satellite System (GLONASS) data bit edge detection |
| US8780958B2 (en) | 2010-08-27 | 2014-07-15 | Qualcomm Incorporated | Hybrid bit extraction for global position receiver |
| US8619919B2 (en) | 2010-10-14 | 2013-12-31 | Qualcomm Incorporated | Selective coherent and non-coherent demodulation methods and apparatuses |
| AU2012254094B2 (en) | 2011-02-28 | 2016-08-25 | Abbott Diabetes Care Inc. | Devices, systems, and methods associated with analyte monitoring devices and devices incorporating the same |
| WO2013066873A1 (en) | 2011-10-31 | 2013-05-10 | Abbott Diabetes Care Inc. | Electronic devices having integrated reset systems and methods thereof |
| US9968306B2 (en) | 2012-09-17 | 2018-05-15 | Abbott Diabetes Care Inc. | Methods and apparatuses for providing adverse condition notification with enhanced wireless communication range in analyte monitoring systems |
| US8982999B2 (en) * | 2012-09-30 | 2015-03-17 | Intel Corporation | Jitter tolerant receiver |
| FR3087975B1 (fr) | 2018-10-31 | 2021-12-03 | Thales Sa | Procede et systeme pour la transmission de donnees de maniere fiable |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3575554A (en) * | 1968-04-16 | 1971-04-20 | Communications Satellite Corp | Frame synchronizer for a biorthogonal decoder |
| US4317211A (en) * | 1980-06-02 | 1982-02-23 | The United States Of America As Represented By The Secretary Of The Navy | Manchester code decoding apparatus |
| US4807260A (en) * | 1987-10-05 | 1989-02-21 | Northrop Corporation | Non high frequency clock dependent Manchester biphasic decoder and comparator |
| US4862482A (en) * | 1988-06-16 | 1989-08-29 | National Semiconductor Corporation | Receiver for Manchester encoded data |
| US5049867A (en) * | 1988-11-30 | 1991-09-17 | Code-Alarm, Inc. | Vehicle security apparatus |
| US5103465A (en) * | 1989-08-25 | 1992-04-07 | Motorola, Inc. | Symbol synchronization circuit |
| US5491713A (en) * | 1993-04-28 | 1996-02-13 | Hughes Aircraft Company | Minimized oversampling Manchester decoder |
| FR2725091B1 (fr) * | 1994-09-28 | 1996-12-13 | Valeo Electronique | Procede de synchronisation notamment pour un systeme de transmission de donnees numeriques, procede de transmission et systeme de transmission le mettant en oeuvre |
-
1996
- 1996-04-30 FR FR9605430A patent/FR2748171B1/fr not_active Expired - Fee Related
-
1997
- 1997-04-24 JP JP12176897A patent/JPH10308731A/ja active Pending
- 1997-04-29 US US08/827,991 patent/US5928293A/en not_active Expired - Fee Related
- 1997-04-30 DE DE69716335T patent/DE69716335T2/de not_active Expired - Fee Related
- 1997-04-30 EP EP97107165A patent/EP0805574B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100890487B1 (ko) | 2006-10-17 | 2009-03-26 | 가부시키가이샤 덴소 | 차량 제어 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69716335D1 (de) | 2002-11-21 |
| DE69716335T2 (de) | 2003-03-06 |
| FR2748171A1 (fr) | 1997-10-31 |
| US5928293A (en) | 1999-07-27 |
| EP0805574B1 (en) | 2002-10-16 |
| EP0805574A1 (en) | 1997-11-05 |
| FR2748171B1 (fr) | 1998-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10308731A (ja) | クロック信号発生方法およびクロック発生器 | |
| US5805632A (en) | Bit rate doubler for serial data transmission or storage | |
| EP2183674B1 (en) | Transmitter and receiver connected through a serial channel | |
| CN1823473B (zh) | 用于延迟锁定环的启动电路 | |
| US9118392B2 (en) | Isolated serializer-deserializer | |
| US5905759A (en) | Data decoding circuit, voltage-controlled oscillation circuit, data decoding system and electronic equipment | |
| US6236697B1 (en) | Clock recovery for multiple frequency input data | |
| US5040193A (en) | Receiver and digital phase-locked loop for burst mode data recovery | |
| JP2003526984A (ja) | データクロックト回復回路 | |
| US4661965A (en) | Timing recovery circuit for manchester coded data | |
| US6069927A (en) | Digital signal link | |
| JP2704103B2 (ja) | 位相比較回路 | |
| US4862482A (en) | Receiver for Manchester encoded data | |
| KR100998773B1 (ko) | 역직렬화 타이밍 신호들을 생성하기 위한 시스템 및 방법 | |
| US5748123A (en) | Decoding apparatus for Manchester code | |
| US5418496A (en) | Serial data clock recovery circuit using dual oscillator circuit | |
| US6066982A (en) | Phase locked loop apparatus for pulse signal demodulation | |
| WO2006006893A1 (en) | Clock and data recovery circuit | |
| US4547764A (en) | Pulse width decoder for double frequency encoded serial data | |
| JPH06507769A (ja) | クロック同期方法および回路 | |
| JP2508502B2 (ja) | 復調回路 | |
| KR100214473B1 (ko) | 맨체스터 디코더 | |
| JP3440666B2 (ja) | クロック抽出回路及び復号化回路 | |
| KR100290732B1 (ko) | 동기식 직렬 데이타통신 시스템의 클럭 복원방법과 클럭복원회로 | |
| KR0149720B1 (ko) | 맨체스터 디코더 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050711 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060606 |