JPH1198007A - 分周回路 - Google Patents

分周回路

Info

Publication number
JPH1198007A
JPH1198007A JP26036597A JP26036597A JPH1198007A JP H1198007 A JPH1198007 A JP H1198007A JP 26036597 A JP26036597 A JP 26036597A JP 26036597 A JP26036597 A JP 26036597A JP H1198007 A JPH1198007 A JP H1198007A
Authority
JP
Japan
Prior art keywords
frequency
frequency division
output
signal
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26036597A
Other languages
English (en)
Other versions
JP3649874B2 (ja
Inventor
Munehiro Sekiguchi
宗弘 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP26036597A priority Critical patent/JP3649874B2/ja
Publication of JPH1198007A publication Critical patent/JPH1198007A/ja
Application granted granted Critical
Publication of JP3649874B2 publication Critical patent/JP3649874B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 入力信号の整数倍でない分周を行う。 【解決手段】 分周器10を1/Xの分周と、1/(X
+1)の分周の両方を行えるようにする。入力信号の周
波数を出力に得たい周波数で除算し、その小数点部分に
応じて、カウンタ12から出力する分周器切換信号の割
合を変更する。例えば、1/Xの分周をN−M回、1/
(X+1)の分周をM回行うことで、1/(X+M/
N)の分周を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、入力信号を分周し
て、所望の周波数の信号を得る分周回路に関する。
【0002】
【従来の技術】従来より、所望の周波数の信号を得るた
めに、分周回路が利用されている。特に、マイクロコン
ピュータにおいては、発振器から出力される基準周波数
の基準クロックを分周して各種の周波数のクロックを発
生し、各種の動作に利用している。
【0003】この分周は、基準周波数の信号の整数分の
1の周波数の信号を得るものである。従って、複数の信
号が必要な場合に、すべての信号の周波数の整数倍の基
準周波数の発振器が必要になる。
【0004】しかし、発振器の基準周波数を必ずしもす
べての信号の整数倍に設定することができない場合もあ
る。例えば、RS−232Cを利用した通信のデータ通
信速度としては、9600bpsがよく利用される。そ
こで、発振器の周波数は、この通信速度の整数倍でなけ
ればならない。ところが、この通信を行うマイコンの動
作用の発振器の発信周波数が、通信速度の整数倍でない
場合も多い。このような場合、外部に通信用のクロック
を生成するための発振器を用意し、この発振器からのク
ロックをマイコンに入力していた。
【0005】
【発明が解決しようとする課題】しかしながら、外部に
別の発振器を設けると、そのためのコストがかかり、ま
たマイコン側においてもクロック入力用の端子が余計に
必要になる。そこで、別の発振器を利用しないことが望
まれる。マイコン内部の発振器をマイコン内部での動作
周波数と通信速度の両方の整数倍のものにすれば、1つ
の発振器からの分周によりすべてのクロックを発生でき
る。しかし、両方の整数倍にするとクロックの周波数は
非常に高速になり、発振器の周波数を非常に高速にする
と、電波の漏洩による悪影響や、消費電力が大きくなっ
てしまうなど各種の問題が生じる。
【0006】本発明は、上記課題に鑑みなされたもので
あり、入力信号の整数倍でない分周比の信号を得ること
ができる分周回路を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明は、入力信号を分
周する分周器と、この分周器の出力に基づいて、分周値
切換信号を発生する分周値切換信号発生部と、を有し、
発生された分周値切換信号に基づいて、前記分周器の分
周比を1/Xと1/(X+1)(ここで、Xは整数)と
に切り換え、擬似的に小数点分周を行うことを特徴とす
る。
【0008】2つの分周比の信号を発生し、適当な比率
であわせることによって、擬似的に小数点点分周を行う
ことができる。従って、発振器の周波数が得たい信号の
周波数でない場合においても、その発振器からの信号に
基づいて得たい周波数の信号を得ることができる。そこ
で、別の発振器などが不要となり、部品数の削減、装置
のコストダウンを図ることができる。
【0009】また、本発明は、前記分周値切換回路は、
出力に得たい分周比によって決定される所定の整数N,
Mに基づいたタイミングで分周値切換信号を発生し、前
記分周器は、この分周値切換信号に基づいて、N−M回
の分周比1/Xの分周と、M回の分周比1/(X+1)
の分周を順次繰り返すことにより、1/(X+(M/
N))の分周比の分周を行うことを特徴とする。
【0010】このように、分周器における分周比は、予
定される分周出力信号の周波数に応じた割合で切り換え
られる。すなわち、入力信号の周波数を出力において得
たい周波数によって除算する。この演算結果について、
商の整数部分と小数部分に分け、小数部分を分数で表
す。例えば、整数部分X、小数部分がM/Nで表されれ
ば、分周器を1/Xの分周と、1/(X+1)の分周と
に切換可能とする。そして、1/Xの分周をN−M回
と、1/(X+1)の分周をM回行うように両者の割合
を決定し、このような分周が行われるようにカウンタ1
2において分周値切換信号を発生し、分周器10の分周
比を切り換える。
【0011】これによって、1/Xの分周比の分周をN
−M回行い、1/(X+1)の分周をM回行うことにな
る。このため、N回の分周の繰り返しとして、分周比が
1/(X+(M/N))の信号が分周器10の出力に擬
似的に得られる。
【0012】また、本発明は、前記分周値切換回路は、
分周器の出力をカウントするカウンタを有し、このカウ
ンタのカウント値に基づいて、分周値切換信号を発生す
ることを特徴とする。
【0013】
【発明の実施の形態】以下、本発明の実施の形態(以下
実施形態という)について、図面に基づいて説明する。
【0014】図1は、実施形態の分周回路の全体構成を
示すブロック図である。まず、入力信号φは、分周器1
0に入力される。この分周器10は、分周比が切換可能
になっている。この分周器10の出力は、分周値切換信
号発生回路として機能するカウンタ12に入力される。
このカウンタ12は、分周器10の出力をカウントし、
所定のタイミングで、分周値切換信号を出力する。そし
て、このカウンタ12からの分周値切換信号によって、
分周器10の分周比が切り換えられる。
【0015】ここで、この分周器10における分周比
は、予定される分周出力信号の周波数に応じた割合で切
り換えられる。すなわち、入力信号φの周波数は、通常
使用している発振器によって定まっており、この周波数
をYとする。これを出力において得たい周波数Zによっ
て除算する(Y÷Z)。この演算結果について、商の整
数部分と小数部分に分け、小数部分を分数で表す。例え
ば、整数部分がX、小数部分がM/Nで表されたとす
る。この場合、分周器を1/Xの分周と、1/(X+
1)の分周とに切換可能とする。そして、1/Xの分周
をN−M回と、1/(X+1)の分周をM回行うように
両者の割合を決定し、このような分周が行われるよう
に、カウンタ12において分周値切換信号を発生し、分
周器10の分周比を切り換える。
【0016】このために、分周器10は、その分周比が
1/Xと、1/(X+1)に切換が可能になっている。
そして、カウンタ12は、カウント値Nまでカウントす
るもので構成し、カウント値がN−MになったときHに
立ち上がり、カウント値がNになったときにLに戻る分
周値切換信号を出力する。
【0017】これによって、1/Xの分周比の分周をN
−M回行い、1/(X+1)の分周をM回行うことにな
る。このため、N回の分周を1単位とした繰り返しとし
て、分周比が1/(X+(M/N))の信号が分周器1
0の出力に擬似的に得られる。このように、本実施形態
によれば、入力信号の周波数が出力として得たい信号の
周波数の整数倍でない場合においても、得たい周波数の
信号を得ることができる。
【0018】図2に、具体的な分周切換の例を説明す
る。この例では、4.5MHzの入力信号から、960
0Hzの信号を得る。そこで、4.5MHz÷9600
Hzの演算により、468.75という数字が得られ
る。従って、X=468、M/N=3/4が得られる。
【0019】従って、分周器10の分周比は、469分
周と468分周に切換が可能にする。また、カウンタ1
2は2ビットで0〜3のカウントが可能とし、このカウ
ンタ12から出力される分周値切換信号は、カウント値
0〜2の時にL、カウント値3の時にHとなるように設
定する。そして、この分周値切換信号がLの時に469
分周を行い、分周値切換信号がHの時に468分周を行
うことで、469分周を3回、468分周を1回行うこ
とを繰り返す。これによって、468+3/4=46
8.75分周が達成され、出力信号として通信基準パル
スが得られる。
【0020】従って、周波数が4.5MHzの入力信号
を468.75分周して9600Hzの信号を得ること
ができる。そこで、この信号を基準周波数信号として、
RS−232Cによる通信を正確なサンプリング周波数
で行うことができる。これにより、RS−232Cの通
信機能を内蔵したマイコンにおいて、周辺部品を削減し
て、効果的な通信を行うことができる。
【0021】次に、図3に、本実施形態の分周回路の具
体的な構成を示す。9つのフリップフロップ20a〜2
0iを設け、フリップフロップ20aから20hまでそ
れぞれの反転出力端を次段のフリップフロップ20b〜
20iのクロック入力端に入力する。また、すべてのフ
リップフロップ20a〜20iの反転出力端をデータ入
力端に接続する。そして、フリップフロップ20aのク
ロック入力端に、4.5MHzの信号CLKINを入力
する。これによって、フリップフロップ20a〜20i
は、信号CLKINの立ち上がりをカウントするカウン
タとして機能する。
【0022】フリップフロップ20a、20b、20
e、20g、20h、20iの出力はアンドゲート24
に供給する。一方、フリップフロップ20c、20d、
20fの出力は、反転した後、アンドゲート24に供給
する。従って、カウント値が下位ビットから「1100
10111」となったときに、すなわちカウント値46
7の時に2つのアンドゲート22、24からHが出力さ
れる。2つのアンドゲート22、24の出力は、アンド
ゲート26に入力されているため、カウント値が467
の時にアンドゲート26からHが出力される。
【0023】このアンドゲート26の出力は、フリップ
フロップ30のデータ入力端に供給されており、このフ
リップフロップ30のクロック入力端には、信号CLK
INの反転信号が入力されている。そこで、このフリッ
プフロップ30は、アンドゲート26がHを出力した
0.5クロック後の時点(カウント値でいうと467.
5の時点)でHを取り込む。
【0024】また、フリップフロップ30の出力は、フ
リップフロップ32のデータ入力端に入力されており、
このフリップフロップ32のクロック入力端にも信号C
LKINが供給されている。従って、このフリップフロ
ップ32は、アンドゲート26がHを出力した1.5ク
ロック後の時点(カウント値でいうと468.5の時
点)でHを取り込む。
【0025】フリップフロップ30の出力はアンドゲー
ト34に入力され、フリップフロップ32の出力は、ア
ンドゲート36に入力される。アンドゲート34の他入
力端には分周値切換信号がそのまま入力され、アンドゲ
ート36の他入力端には分周値切換信号が反転して入力
され、さらにアンドゲート34、36の出力はオアゲー
ト38に入力されている。従って、分周値切換信号がH
の場合にはフリップフロップ30の出力がオアゲート3
8から出力され、分周値切換信号がLの時には、フリッ
プフロップ32の出力がオアゲート38から出力され
る。そして、このオアゲート38の出力は、フリップフ
ロップ20a〜20iのリセット端子に入力されてい
る。そこで、分周値切換信号がHの時には、フリップフ
ロップ20a〜20iは、467.5から1クロックの
間リセット状態になる。そして、469クロック目でカ
ウントアップして1になる。そこで、468のカウント
アップを繰り返すことになる。一方、分周値切換信号が
Lの場合には、1クロック遅れてフリップフロップ20
a〜20iがリセットされるため、469のカウントア
ップを繰り返すことになる。
【0026】フリップフロップ30の出力は、フリップ
フロップ40に入力されている。このフリップフロップ
34のクロック入力端には、信号CLKINがそのまま
入力されている。そこで、このフリップフロップ40
は、フリップフロップ30から0.5クロック遅れた時
点でHが取り込まれる。従って、上述のフリップフロッ
プ20a〜20iのカウント値が468の時から1クロ
ックの期間Hとなる。そして、このフリップフロップ4
04の出力が通信用基準クロックとして出力される。
【0027】通信用基準クロックは、カウント値とし
て、468クロック目にHとなるが、その後に1クロッ
クカウントするか否かが分周値切換信号によって切り換
えられるため、Hが出力されるタイミング、分周値切換
信号がHの時は468クロック目、分周値切換信号がL
の時には469クロック目になり、分周値切換信号によ
って、468分周と、469分周が切り換えられること
になる。
【0028】このフリップフロップ20a〜20i、ア
ンドゲート22、24、26、フリップフロップ30、
32、アンドゲート34、36、オアゲート36及びフ
リップフロップ40が分周器10を構成する。
【0029】また、フリップフロップ40の出力は、カ
ウンタ12に入力される。このカウンタ12は、2つの
フリップフロップ42、44と、1つのアンドゲート4
6からなっている。フリップフロップ40の出力は、フ
リップフロップ42及び44のクロック入力端に入力さ
れる。また、フリップフロップ出力は、フリップフロッ
プ44のデータ入力端に入力され、フリップフロップ4
6の反転出力がフリップフロップ42のデータ入力端に
入力されている。従って、このフリップフロップ42、
44は、00、10、11、01を順に繰り返すことに
なる。そして、フリップフロップ42の反転出力及びフ
リップフロップ44の出力がアンドゲート46に入力さ
れているため、フリップフロップ42、44の出力が0
1の期間のみアンドゲート46からHが出力される。そ
して、このアンドゲート46の出力が分周値切換信号と
して、アンドゲート34、36の供給されるため、分周
器10は、3回468分周をした後、1回469分周を
行う動作を繰り返すことになり、図2に示した動作が達
成される。
【0030】
【発明の効果】以上説明したように、本発明によれば、
2つの分周比の分周の割合を制御することによって、所
望の分周比の分周を行うことができる。
【図面の簡単な説明】
【図1】 全体構成を示すブロック図である。
【図2】 動作を示すタイミングチャートである。
【図3】 詳細構成を示す図である。
【符号の説明】
10 分周器、12 カウンタ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 入力信号を分周する分周器と、 この分周器の出力に基づいて、分周値切換信号を発生す
    る分周値切換信号発生部と、 を有し、 発生された分周値切換信号に基づいて、前記分周器の分
    周比を1/Xと1/(X+1)(ここで、Xは整数)と
    に切り換え、擬似的に小数点分周を行うことを特徴とす
    る分周回路。
  2. 【請求項2】 請求項1に記載の分周回路において、 前記分周値切換回路は、出力に得たい分周比によって決
    定される所定の整数N,Mに基づいたタイミングで分周
    値切換信号を発生し、 前記分周器は、この分周値切換信号に基づいて、N−M
    回の分周比1/Xの分周と、M回の分周比1/(X+
    1)の分周を順次繰り返すことにより、1/(X+(M
    /N))の分周比の分周を行うことを特徴とする分周回
    路。
  3. 【請求項3】 請求項1または2に記載の分周回路にお
    いて、 前記分周値切換回路は、分周器の出力をカウントするカ
    ウンタを有し、このカウンタのカウント値に基づいて、
    分周値切換信号を発生することを特徴とする分周回路。
JP26036597A 1997-09-25 1997-09-25 分周回路 Expired - Fee Related JP3649874B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26036597A JP3649874B2 (ja) 1997-09-25 1997-09-25 分周回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26036597A JP3649874B2 (ja) 1997-09-25 1997-09-25 分周回路

Publications (2)

Publication Number Publication Date
JPH1198007A true JPH1198007A (ja) 1999-04-09
JP3649874B2 JP3649874B2 (ja) 2005-05-18

Family

ID=17346929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26036597A Expired - Fee Related JP3649874B2 (ja) 1997-09-25 1997-09-25 分周回路

Country Status (1)

Country Link
JP (1) JP3649874B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087113A (ja) * 2001-09-10 2003-03-20 Nec Corp クロック制御方法と分周回路及びpll回路
CN100382430C (zh) * 2004-01-05 2008-04-16 华为技术有限公司 时钟的小数分频方法
US7535981B2 (en) 2004-12-17 2009-05-19 International Business Machines Corporation Clock generation circuit and method thereof
JP2010177751A (ja) * 2009-01-27 2010-08-12 Nec Corp クロック分周回路、及びクロック分周方法
US8194186B2 (en) 2008-04-23 2012-06-05 Silicon Library, Inc. Receiver capable of generating audio reference clock
JP5407087B1 (ja) * 2013-07-12 2014-02-05 邦彦 公山 分数分周回路
JP2015188127A (ja) * 2014-03-26 2015-10-29 ラピスセミコンダクタ株式会社 クロック生成方法および半導体装置
CN115597184A (zh) * 2022-10-21 2023-01-13 珠海格力电器股份有限公司(Cn) 防接错线保护方法、装置、空调器及存储介质

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087113A (ja) * 2001-09-10 2003-03-20 Nec Corp クロック制御方法と分周回路及びpll回路
CN100382430C (zh) * 2004-01-05 2008-04-16 华为技术有限公司 时钟的小数分频方法
US7535981B2 (en) 2004-12-17 2009-05-19 International Business Machines Corporation Clock generation circuit and method thereof
US8194186B2 (en) 2008-04-23 2012-06-05 Silicon Library, Inc. Receiver capable of generating audio reference clock
JP2010177751A (ja) * 2009-01-27 2010-08-12 Nec Corp クロック分周回路、及びクロック分周方法
JP5407087B1 (ja) * 2013-07-12 2014-02-05 邦彦 公山 分数分周回路
US9143135B2 (en) 2013-07-12 2015-09-22 Kunihiko Kouyama Fractional frequency divider circuit
JP2015188127A (ja) * 2014-03-26 2015-10-29 ラピスセミコンダクタ株式会社 クロック生成方法および半導体装置
CN115597184A (zh) * 2022-10-21 2023-01-13 珠海格力电器股份有限公司(Cn) 防接错线保护方法、装置、空调器及存储介质

Also Published As

Publication number Publication date
JP3649874B2 (ja) 2005-05-18

Similar Documents

Publication Publication Date Title
US5361290A (en) Clock generating circuit for use in single chip microcomputer
JPH0439690B2 (ja)
US4354124A (en) Digital phase comparator circuit
US4031476A (en) Non-integer frequency divider having controllable error
US6501816B1 (en) Fully programmable multimodulus prescaler
EP0954106A2 (en) Clock signal multiplier circuit for a clock signal generator circuit
JPH1198007A (ja) 分周回路
US5335253A (en) Non-integral frequency division using regulated digital divider circuits
US6108393A (en) Enhanced prescaler phase interface
US5854755A (en) Clock frequency multiplication device
US5521952A (en) Pulse counter circuit and pulse signal changeover circuit therefor
KR200164990Y1 (ko) 50% 듀티의 홀수분주기
US4081755A (en) Baud rate generator utilizing single clock source
KR970009785B1 (ko) 임의 분주클럭 발생회로
KR950002296B1 (ko) 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치
US4980655A (en) D type flip-flop oscillator
KR920006931Y1 (ko) 홀수분주회로
JPS6128422Y2 (ja)
KR910009811B1 (ko) 주파수 카운터
JP2754005B2 (ja) 多相パルス発生回路
KR0145620B1 (ko) 가변 분주 회로
JP2689539B2 (ja) 分周器
JPH07226674A (ja) デジタル発振回路
SU1676075A1 (ru) Устройство дл формировани импульсных сигналов
JP2002185310A (ja) プリスケーラ装置および分周方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040909

A131 Notification of reasons for refusal

Effective date: 20041130

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20041227

Free format text: JAPANESE INTERMEDIATE CODE: A523

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050216

LAPS Cancellation because of no payment of annual fees