JPH04288607A - クロック信号切り換え回路 - Google Patents

クロック信号切り換え回路

Info

Publication number
JPH04288607A
JPH04288607A JP3052644A JP5264491A JPH04288607A JP H04288607 A JPH04288607 A JP H04288607A JP 3052644 A JP3052644 A JP 3052644A JP 5264491 A JP5264491 A JP 5264491A JP H04288607 A JPH04288607 A JP H04288607A
Authority
JP
Japan
Prior art keywords
clock signal
switching
circuit
clock
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3052644A
Other languages
English (en)
Inventor
Yoshinori Hashimoto
芳徳 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3052644A priority Critical patent/JPH04288607A/ja
Priority to TW081100304A priority patent/TW197501B/zh
Publication of JPH04288607A publication Critical patent/JPH04288607A/ja
Priority to US08/235,134 priority patent/US5448597A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、クロック信号切り換え
回路に関するものである。
【０００２】
【従来の技術】この種のクロック信号切り換え回路は、
半導体集積回路全般において、特に一つのクロック信号
源からのクロック信号及び通常これを分周して得られる
一つ又は複数のクロック信号のうちから選択的に一つの
クロック信号を取り出すのに用いられるものである。
【０００３】図３に従来のクロック信号切り換え回路の
一例を分周回路と共に示す。
【０００４】同図において、３０２は、周知の１／８分
周回路であり、Ｄフリップフロップ回路１〜３、インバ
ータ回路９、１５、２入力ナンド回路８、２入力オア回
路６、７、２入力エクスクルーシブ・オア回路４、並び
に２入力エクスクルーシブ・ノア回路５により構成され
ている。分周回路３０２は、図示しないクロック信号源
からのクロック信号ＣＫ８を１／８に分周し、クロック
信号ＣＫ１として出力し、またリセット信号がインバー
タ回路１５に入力されることによりリセットされるよう
に構成されている。
【０００５】一方、３０１はクロック信号切り換え回路
であり、２入力アンド回路１１、１２、２入力ノア回路
１３、並びにインバータ回路１０、１４により構成され
、２つのクロック信号ＣＫ１、ＣＫ８を切り換え信号Ｓ
Ｌの論理値に基づいて選択し、クロック信号ＣＫＯとし
てインバータ回路１４より出力する。
【０００６】即ち、図４のタイミングチャートに示すよ
うに、切り換え信号ＳＬの論理値が例えばタイミングＴ
１で“１”となると、直ちにクロック信号ＣＫ１を選択
し、クロック信号ＣＫＯとして出力する。そしてタイミ
ングＴ２で切り換え信号ＳＬの論理値が“０”に戻ると
、クロック信号ＣＫ８を選択し、クロック信号ＣＫＯと
して出力する。
【０００７】このように、一つのクロック信号源及び分
周回路３０２から得られるクロック信号ＣＫ８及びＣＫ
１のうちの一方を、クロック信号切り換え回路３０１に
より選択的に取り出すことができる。
【０００８】
【発明が解決しようとする課題】一般に、クロック信号
切り換え回路においては、切り換えの際にも正規のクロ
ック信号が出力され続けつつ切り換え操作が円滑に行わ
れることが望まれている。
【０００９】しかしながら、上述した従来のクロック信
号切り換え回路では、切り換え信号ＳＬの論理値が変化
すると、新しい論理値に基づいてクロック信号の切り換
えが直ちに行われる。ここに一般には、切り換え信号Ｓ
Ｌが必ずしもクロック信号ＣＫ１、ＣＫ８に同期しない
ので、図４に示すようにタイミングＴ１の部分でノイズ
が発生したり、クロック信号ＣＫ１が１周期を完了しな
いうちにタイミングＴ２で打ち切られた結果として正規
の周期を持たないクロック信号が発生したりするといっ
た不具合が生じる。
【００１０】本発明は上述の問題点に鑑み成されたもの
であり、切り換えに際してノイズや正規の周期を持たな
いクロック信号を発生させることなく円滑な切り換え操
作を可能とするクロック信号切り換え回路を提供するこ
とを課題とする。
【００１１】
【課題を解決するための手段】本発明のクロック信号切
り換え回路は上述の課題を達成するために、少なくとも
第１のクロック信号及び該第１のクロック信号と同期し
該第１のクロック信号の整数倍の周期を持つ第２のクロ
ック信号が入力されると共に該入力された第１及び第２
のクロック信号のいずれか一方を切り換え可能に出力す
るクロック信号切り換え回路であって、第２のクロック
信号の立ち上がり又は立ち下がりのタイミングでストロ
−ブパルスを発生するストロ−ブパルス作成回路と、第
１及び第２のクロック信号のいずれか一方への切り換え
操作を指示する切り換え信号が外部から入力されると共
に該入力された切り換え信号をストロ−ブパルスのタイ
ミングでサンプリングするサンプリング回路を含んでお
り該サンプリングされた切り換え信号に基づいて切り換
え操作を行う切り換え手段とを備えたことを特徴とする
。
【００１２】
【作用】本発明においては、第１のクロック信号と共に
クロック信号切り換え回路に入力される第２のクロック
信号は、例えば、第１のクロック信号を分周して得られ
る、第１のクロック信号と同期し第１のクロック信号の
整数倍の周期を持つものである。ここで、ストロ−ブパ
ルス作成回路は、第２のクロック信号の立ち上がり又は
立ち下がりのタイミングでストロ−ブパルスを発生し、
切り換え手段は、そのサンプリング回路によりストロ−
ブパルスのタイミングでサンプリングした切り換え信号
に基づいて切り換え操作を行うので、このサンプリング
された切り換え信号は、第１及び第２のクロック信号に
同期したものとなり、切り換え手段により第１及び第２
のクロック信号は必ずそれらに同期して切り換えられる
。
【００１３】この結果、切り換えに際してノイズや正規
の周期を持たないクロック信号を発生させることなく、
円滑な切り換え操作が可能となる。
【００１４】次に示す本発明の実施例から、本発明のこ
のような作用がより明らかにされ、更に本発明の他の作
用が明らかにされよう。
【００１５】
【実施例】本発明の実施例を図面に基づいて説明する。
【００１６】図１に本発明の一実施例であるクロック信
号切り換え回路を示す。
【００１７】同図において、クロック信号切り換え回路
は、切り換え手段の一例を構成する切り換え回路主部１
０１とストローブパルス作成回路１０２とにより構成さ
れている。
【００１８】１０３は図３に示した分周回路３０２と同
一構成の分周回路であり、即ち、Ｄフリップフロップ回
路２１〜２３、インバータ回路２９、３８、２入力ナン
ド回路２８、２入力オア回路２６、２７、２入力エクス
クルーシブ・オア回路２４、並びに２入力エクスクルー
シブ・ノア回路２５により構成されている。分周回路１
０３は、第１のクロック信号の一例であるクロック信号
ＣＫ８を１／８に分周し、第２のクロック信号の一例で
あるクロック信号ＣＫ１として出力する。また、分周回
路１０３は、リセット信号がインバータ回路１５に入力
されることによりリセットされるように構成されている
。
【００１９】一方、ストローブパルス作成回路１０２は
、３入力ナンド回路３０と２入力ノア回路３１とにより
構成されている。
【００２０】ナンド回路３０の各入力端子は、夫々フリ
ップフロップ回路２１、２２の非反転出力端子２１１、
２２１及びフリップフロップ回路２３の反転出力端子２
３２に接続されている。ノア回路３１の一方の入力端子
はナンド回路３０の出力端子に接続され、もう一方の入
力端子にはクロック信号ＣＫ８が入力されている。
【００２１】切り換え回路主部１０１は、サンプリング
回路を構成するＤフリップフロップ回路３２を備えてい
る。そのデータ入力端子３２１には切り換え信号ＳＬが
入力され、クロック入力端子３２２はノア回路３１の出
力端子に接続されている。論理回路３４〜３７はクロッ
ク信号の選択回路を構成しており、２入力アンド回路３
４、３５の一方の入力端子は夫々フリップフロップ３２
の非反転出力端子３２３と反転出力端子３２４に接続さ
れ、もう一方の入力端子には夫々クロック信号ＣＫ１、
ＣＫ８が入力されている。そしてアンド回路３４、３５
の出力端子は夫々２入力ノア回路３６の入力端子に接続
され、ノア回路３６の出力端子はインバータ回路３７の
入力端子に、インバータ回路３７の出力端子は、クロッ
ク出力端子１０４に夫々接続されている。
【００２２】以上のように構成された切り換え回路主部
１０１においては、後に詳細に説明するように、反転回
路３７からクロック信号ＣＫＯが端子１０４に出力され
る。尚、フリップフロップ３２のリセット端子３２５に
はインバータ回路３３を通じてリセット信号が入力され
ている。
【００２３】次に、図２に示すタイミングチャートを用
いて切り換え回路主部１０１及びストローブパルス作成
回路１０２の動作を説明する。
【００２４】分周回路１０３のフリップフロップ回路２
１の非反転出力端子２１１からはクロック信号ＣＫ８を
１／２に分周したクロック信号ＣＫ４が出力され、また
フリップフロップ回路２２の非反転主端子２２１からは
クロック信号ＣＫ８を１／４に分周したＣＫ２が、そし
てフリップフロップ回路２３の反転出力端子２３２から
はクロックＣＫ１と論理レベルが逆のクロックが夫々出
力される。ナンド回路３０はこれら３つのクロック信号
のアンドをとり、さらに反転させて出力するので、ナン
ド回路３０からは図のようなゲートパルスＧＰが出力さ
れる。そしてノア回路３１でクロック信号ＣＫ８にこの
ゲートパルスでゲートがかけられ、その結果、ストロー
ブパルスＳＴＢが得られる。図２に示すように、このス
トローブパルスＳＴＢはクロック信号ＣＫ１の立上りに
同期して生成され、その幅はクロック信号ＣＫ８の半周
期分となっている。
【００２５】フリップフロップ回路３２は、このストロ
ーブパルスＳＴＢによって、外部から入力される切り換
え信号ＳＬをサンプリングし、結果を切り換え信号ＳＬ
Ａ、ＳＬＢとして出力する。例えば、図２に示すような
切り換え信号ＳＬがフリップフロップ回路３２に入力さ
れると、フリップフロップ回路３２はそれをサンプリン
グし、クロック信号ＣＫ１、ＣＫ８に同期した図のよう
な切り換え信号ＳＬＡを非反転出力３２３から出力し、
反転出力３２４からは切り換え信号ＳＬＡと論理レベル
が逆の切り換え信号ＳＬＢを出力する。
【００２６】その結果、切り換え信号ＳＬＡが論理“１
”の期間では、アンド回路３４が導通状態となってクロ
ック信号ＣＫ１がオア回路３６に入力され、さらに反転
回路３７を通じてクロック信号ＣＫＯとして端子１０４
に出力される。一方、切り換え信号ＳＬＡが論理“０”
の期間では、アンド回路３５が導通状態となってクロッ
ク信号ＣＫ８がオア回路３６に入力され、反転回路３７
を通じてクロック信号ＣＫＯとして端子１０４に出力さ
れる。そして、切り換え信号ＳＬＡ、ＳＬＢはクロック
信号ＣＫ１、ＣＫ８に同期して論理値が変化するので、
クロック信号ＣＫ１は途中で打ち切られたりすることな
く、完全な１周期分が出力され、また、従来のクロック
信号切り換え回路におけるようなノイズが発生すること
もない。この例では１周期分のクロック信号ＣＫ１が出
力される場合を示したが、切り換え信号ＳＬとしてその
論理値”１”の継続時間がさらに長いものを与えた場合
には、複数周期分のクロック信号ＣＫ１が出力されるこ
とになる。
【００２７】なお、この実施例では、ストローブパルス
ＳＴＢをクロック信号ＣＫ１の立上りに同期して発生す
るようにしたが、クロック信号ＣＫ１の立下りに同期し
て発生するようにしてもよく、その場合にも同様の効果
が得られる。
【００２８】また、この実施例では２つのクロック信号
ＣＫ１、ＣＫ８のいずれかを選択して出力するとしたが
、クロック信号が３つ以上の場合にも、結局あるクロッ
ク信号から他のクロック信号に切り換えるという点でク
ロック信号が２つの場合と同じである。従って、クロッ
ク信号が３つ以上の場合にも本発明が有効であることは
容易に理解できる。
【００２９】このクロック信号切り換え回路は、基本的
な論理素子のみを用いて構成できるので、半導体集積回
路装置全般を含むさまざまな分野に応用できる。
【００３０】
【発明の効果】以上詳細に説明したように本発明のクロ
ック信号切り換え回路によれば、ストロ−ブパルス作成
回路は、第２のクロック信号の立ち上がり又は立ち下が
りのタイミングでストロ−ブパルスを発生し、切り換え
手段は、サンプリング回路によりストロ−ブパルスのタ
イミングでサンプリングした切り換え信号に基づいて切
り換え操作を行うので、サンプリングされた切り換え信
号は、第１及び第２のクロック信号に同期したものとな
り、切り換え手段により第１及び第２のクロック信号は
必ずそれらに同期して切り換えられる。
【００３１】この結果、切り換えに際してノイズや正規
の周期を持たないクロック信号を発生させることなく、
円滑な切り換え操作が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例であるクロック信号切り換え
回路を示す回路図である。
【図２】図１のクロック信号切り換え回路の動作を示す
タイミングチャートである。
【図３】従来のクロック信号切り換え回路の一例を示す
回路図である。
【図４】図３のクロック信号切り換え回路の動作を示す
タイミングチャートである。
【符号の説明】
２１〜２１、３２　　Ｄフリップフロップ回路２４　　
２入力エクスクルーシブ・オア回路２５　　２入力エク
スクルーシブ・ノア回路２６、２７　　２入力オア回路 ２８　　２入力ナンド回路 ２９、３７、３８　　インバータ回路 ３０　　３入力ナンド回路 ３１、３６　　２入力ノア回路 ３４、３５　　２入力アンド回路 １０１　　切り換え回路主部 １０２　　ストローブパルス作成回路 １０３　　分周回路 １０４　　出力端子

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　少なくとも第１のクロック信号及び該
    第１のクロック信号と同期し該第１のクロック信号の整
    数倍の周期を持つ第２のクロック信号が入力されると共
    に該入力された第１及び第２のクロック信号のいずれか
    一方を切り換え可能に出力するクロック信号切り換え回
    路であって、前記第２のクロック信号の立ち上がり又は
    立ち下がりのタイミングでストロ−ブパルスを発生する
    ストロ−ブパルス作成回路と、前記第１及び第２のクロ
    ック信号のいずれか一方への切り換え操作を指示する切
    り換え信号が外部から入力されると共に該入力された切
    り換え信号を前記ストロ−ブパルスのタイミングでサン
    プリングするサンプリング回路を含んでおり該サンプリ
    ングされた切り換え信号に基づいて前記切り換え操作を
    行う切り換え手段とを備えたことを特徴とするクロック
    信号切り換え回路。
JP3052644A 1991-03-18 1991-03-18 クロック信号切り換え回路 Pending JPH04288607A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3052644A JPH04288607A (ja) 1991-03-18 1991-03-18 クロック信号切り換え回路
TW081100304A TW197501B (ja) 1991-03-18 1992-01-17
US08/235,134 US5448597A (en) 1991-03-18 1994-04-28 Clock signal switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3052644A JPH04288607A (ja) 1991-03-18 1991-03-18 クロック信号切り換え回路

Publications (1)

Publication Number Publication Date
JPH04288607A true JPH04288607A (ja) 1992-10-13

Family

ID=12920551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3052644A Pending JPH04288607A (ja) 1991-03-18 1991-03-18 クロック信号切り換え回路

Country Status (3)

Country Link
US (1) US5448597A (ja)
JP (1) JPH04288607A (ja)
TW (1) TW197501B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160079449A (ko) 2014-12-26 2016-07-06 에스케이씨 주식회사 적층 폴리에스테르 필름 및 이의 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69228980T2 (de) * 1991-12-06 1999-12-02 National Semiconductor Corp., Santa Clara Integriertes Datenverarbeitungssystem mit CPU-Kern und unabhängigem parallelen, digitalen Signalprozessormodul
US5614850A (en) * 1994-12-09 1997-03-25 Texas Instruments Incorporated Current sensing circuit and method
US6172937B1 (en) * 1998-05-13 2001-01-09 Intel Corporation Multiple synthesizer based timing signal generation scheme
US6453425B1 (en) * 1999-11-23 2002-09-17 Lsi Logic Corporation Method and apparatus for switching clocks presented to synchronous SRAMs
US6239626B1 (en) 2000-01-07 2001-05-29 Cisco Technology, Inc. Glitch-free clock selector
EP1358538B1 (en) * 2001-02-07 2010-08-11 Qualcomm Incorporated Method and apparatus for applying clock signals to the processor of mobile subscriber station to manage power consumption
US6452426B1 (en) * 2001-04-16 2002-09-17 Nagesh Tamarapalli Circuit for switching between multiple clocks
US6774681B2 (en) * 2001-05-30 2004-08-10 Stmicroelectronics Limited Switchable clock source
US6982573B2 (en) * 2001-05-30 2006-01-03 Stmicroelectronics Limited Switchable clock source
EP1263139A3 (en) * 2001-05-30 2006-07-05 STMicroelectronics Limited Glitch-free multiplexer
US6839391B2 (en) * 2002-01-08 2005-01-04 Motorola, Inc. Method and apparatus for a redundant clock
JP3593104B2 (ja) * 2002-01-11 2004-11-24 沖電気工業株式会社 クロック切替回路
US7679408B2 (en) * 2007-12-20 2010-03-16 International Business Machines Corporation Glitchless clock multiplexer optimized for synchronous and asynchronous clocks
US8086989B2 (en) * 2007-12-20 2011-12-27 International Business Machines Corporation Structure for glitchless clock multiplexer optimized for synchronous and asynchronous clocks
EP2139113A1 (en) * 2008-06-23 2009-12-30 Dialog Semiconductor GmbH Glitch-free clock suspend and resume circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61136116A (ja) * 1984-12-06 1986-06-24 Fujitsu Ten Ltd 動作周波数切換形マイクロコンピユ−タ
JPS63169142A (ja) * 1987-01-05 1988-07-13 Nec Corp 切替回路
JPH03282805A (ja) * 1990-03-30 1991-12-13 Nec Corp クロック信号切換回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8615399D0 (en) * 1986-06-24 1986-07-30 Int Computers Ltd Switching circuit
JPS63232615A (ja) * 1987-03-20 1988-09-28 Fujitsu Ltd クロツク切替回路
JPH01116815A (ja) * 1987-10-30 1989-05-09 Fujitsu Ltd クロック切換え回路
US4855616A (en) * 1987-12-22 1989-08-08 Amdahl Corporation Apparatus for synchronously switching frequency source
US4965524A (en) * 1988-06-09 1990-10-23 National Semiconductor Corp. Glitch free clock select
US4899351A (en) * 1988-07-18 1990-02-06 Western Digital Corporation Transient free clock switch logic
JP2739964B2 (ja) * 1988-09-28 1998-04-15 株式会社東芝 クロック切替回路
US5086236A (en) * 1990-08-27 1992-02-04 Advanced Micro Devices, Inc. Synchronizing circuit of two clock signals
US5099140A (en) * 1990-08-31 1992-03-24 Advanced Micro Devices, Inc. Synchronous clock source selector
US5155380A (en) * 1991-04-12 1992-10-13 Acer Incorporated Clock switching circuit and method for preventing glitch during switching

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61136116A (ja) * 1984-12-06 1986-06-24 Fujitsu Ten Ltd 動作周波数切換形マイクロコンピユ−タ
JPS63169142A (ja) * 1987-01-05 1988-07-13 Nec Corp 切替回路
JPH03282805A (ja) * 1990-03-30 1991-12-13 Nec Corp クロック信号切換回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160079449A (ko) 2014-12-26 2016-07-06 에스케이씨 주식회사 적층 폴리에스테르 필름 및 이의 제조방법

Also Published As

Publication number Publication date
US5448597A (en) 1995-09-05
TW197501B (ja) 1993-01-01

Similar Documents

Publication Publication Date Title
JPH04288607A (ja) クロック信号切り換え回路
US6710637B1 (en) Non-overlap clock circuit
US4797575A (en) Flip-flop with identical propagation delay in clock pass through mode and in normal operation
US6049236A (en) Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies
JPH03136513A (ja) クロック信号の前縁および後縁の両方でデータをサンプルできるｂ型フリップフロップにｄ型フリップフロップを変換する装置
US5420467A (en) Programmable delay clock chopper/stretcher with fast recovery
JP2737607B2 (ja) クロック切替回路
US6400188B1 (en) Test mode clock multiplication
JP2586712B2 (ja) 非同期信号選択回路
JPH0352041Y2 (ja)
JP2002082736A (ja) クロック切換回路
JP2621205B2 (ja) 分周回路
JP3389292B2 (ja) 分周回路
JP3006794B2 (ja) 同期パルス発生回路
US6675312B1 (en) Majority vote circuit for test mode clock multiplication
JP2543108B2 (ja) 同期パルス発生装置
KR940000643Y1 (ko) 플립플롭 회로를 이용한 동기펄스 발생회로
JP3237859B2 (ja) ダイナミック分周回路
JPH05256913A (ja) 半導体集積回路装置
JPH05343957A (ja) 半導体集積回路装置
JPH0529924A (ja) ９分周回路
JPH07170173A (ja) 可変分周回路
JPS61285523A (ja) クロツク切換回路
JPH05291895A (ja) クロック選択回路
JPH04186913A (ja) エッジ検出回路