JPH01116815A - クロック切換え回路 - Google Patents
クロック切換え回路Info
- Publication number
- JPH01116815A JPH01116815A JP62276317A JP27631787A JPH01116815A JP H01116815 A JPH01116815 A JP H01116815A JP 62276317 A JP62276317 A JP 62276317A JP 27631787 A JP27631787 A JP 27631787A JP H01116815 A JPH01116815 A JP H01116815A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- clock
- signal
- switching
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 230000007257 malfunction Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概 要]
本発明は、原進クロック信号と、該原進クロック信号に
同期していて該原進クロック信号の2倍の周期を有する
クロック信号とを、該原進クロック信号とは非同期的に
発生するクロック切換え信号によって切換える回路に関
し、クロック信号の切換えに際するクロック信号のメー
ク・ブレーク比(デユーティ)を保障することを目的と
し、 原進クロック信号に同期していて該原進クロック信号の
4倍の周期を有するクロック信号を生成する手段を設け
、クロックの切換えを指示する信号が発出されたとき、
該手段により生成された原進クロック信号の4倍の周期
を有するクロック信号の極性の反転時に原進クロック信
号と該原進クロック信号の2倍の周期を有するクロック
信号とを切換えるごとく構成する。
同期していて該原進クロック信号の2倍の周期を有する
クロック信号とを、該原進クロック信号とは非同期的に
発生するクロック切換え信号によって切換える回路に関
し、クロック信号の切換えに際するクロック信号のメー
ク・ブレーク比(デユーティ)を保障することを目的と
し、 原進クロック信号に同期していて該原進クロック信号の
4倍の周期を有するクロック信号を生成する手段を設け
、クロックの切換えを指示する信号が発出されたとき、
該手段により生成された原進クロック信号の4倍の周期
を有するクロック信号の極性の反転時に原進クロック信
号と該原進クロック信号の2倍の周期を有するクロック
信号とを切換えるごとく構成する。
[産業上の利用分野]
本発明は、情報処理装置や制御装置などを構成する論理
回路に与えるクロック信号の制御に関するものであって
、特に原進クロック信号と、該速進クロ、ツク信号に同
期していて該原進クロック信号の2倍の周期を有するク
ロックとを、該原進クロック信号とは非同期的に発生す
るクロック切換え信号によって切換える回路に係る。
回路に与えるクロック信号の制御に関するものであって
、特に原進クロック信号と、該速進クロ、ツク信号に同
期していて該原進クロック信号の2倍の周期を有するク
ロックとを、該原進クロック信号とは非同期的に発生す
るクロック切換え信号によって切換える回路に係る。
[従来の技術]
論理゛回路を動作させるために与えられるクロック信号
は、論理回路の動作速度を変更する必要のある場合、そ
れまで与えられていたクロック信号より周期の長いクロ
ック信号に切換えることが必要となる。
は、論理回路の動作速度を変更する必要のある場合、そ
れまで与えられていたクロック信号より周期の長いクロ
ック信号に切換えることが必要となる。
、 このようなりロック信号の周期の変更は、通常、
原進クロック信号の2倍周期を有するクロック信号(以
下単に2倍周期クロック信号とも言う)に切換える回路
が多く使用される。
原進クロック信号の2倍周期を有するクロック信号(以
下単に2倍周期クロック信号とも言う)に切換える回路
が多く使用される。
第3図はこのような従来のクロック切換え回路の構成の
例を示すブロック図であって、50は水晶発振器、51
は分周回路、52はマルチプレクサ回路を表している。
例を示すブロック図であって、50は水晶発振器、51
は分周回路、52はマルチプレクサ回路を表している。
同図において、水晶発振器50で作成されたクロックパ
ルスは、分周回路51で必要な周期の原進クロック信号
と、該原進クロック信号の2倍の周期を有するクロック
信号とが生成され、マルチプレクサ回路52に入力され
る。
ルスは、分周回路51で必要な周期の原進クロック信号
と、該原進クロック信号の2倍の周期を有するクロック
信号とが生成され、マルチプレクサ回路52に入力され
る。
該マルチプレクサ回路52は制御信号の指示により、入
力された原進クロック信号と2倍周期クロック信号の内
のいずれかを選択し、クロック信号として出力する。
力された原進クロック信号と2倍周期クロック信号の内
のいずれかを選択し、クロック信号として出力する。
[発明が解決しようとする問題点]
上述したような従来のクロック切換え回路において、ク
ロックの切換えを指示する信号は、クロック信号とは非
同期的に与えられる。
ロックの切換えを指示する信号は、クロック信号とは非
同期的に与えられる。
そのため、クロック信号の切換えに際しては過渡的に原
進クロック信号あるいは該原進クロック信号の2倍の周
期を有するクロック信号と異なる波形のクロック信号を
生ずることがある。
進クロック信号あるいは該原進クロック信号の2倍の周
期を有するクロック信号と異なる波形のクロック信号を
生ずることがある。
第4図はこのようにクロック信号を非同期的に切換えた
場合の例について示す図であって、53は原進クロック
信号、54は2倍周期クロック信号、55はクロック切
換え指示信号、56は出力されるクロック信号を表して
いる。
場合の例について示す図であって、53は原進クロック
信号、54は2倍周期クロック信号、55はクロック切
換え指示信号、56は出力されるクロック信号を表して
いる。
同図に示すように、切換え指示信号55のタイミングに
よっては、出力されるクロック信号56は切換えが行な
われるとき、図中に英字符Aで示すように過渡的に異常
な波形となることがある。
よっては、出力されるクロック信号56は切換えが行な
われるとき、図中に英字符Aで示すように過渡的に異常
な波形となることがある。
通常、論理回路の素子の動作が保証されるクロック信号
の波形のメーク・ブレーク比(デユーティ )は、その
速度と共に、一定の条件を満足していることが要求され
るものであり、上述の例のようにクロック信号波形が乱
れた場合に・はその動作の保証は得られない。
の波形のメーク・ブレーク比(デユーティ )は、その
速度と共に、一定の条件を満足していることが要求され
るものであり、上述の例のようにクロック信号波形が乱
れた場合に・はその動作の保証は得られない。
そのため、従来はクロック信号を切換える場合には、論
理回路の動作を一旦停止せしめて、クロック信号を切換
えてから再スタートしなければならないという問題点が
あった。
理回路の動作を一旦停止せしめて、クロック信号を切換
えてから再スタートしなければならないという問題点が
あった。
本発明はこのような従来の問題点に鑑み、原進クロック
信号と、該原進クロック信号に同期していて該原進クロ
ック信号の2倍の周期を有するクロック信号とを、該速
進クロ、ツク信号とは非同期的に発生するクロック切換
え信号によって切換える場合に、切換時のクロック信号
のデユーティを保障することの可能なりロック切換え回
路を提供することを目的としている。
信号と、該原進クロック信号に同期していて該原進クロ
ック信号の2倍の周期を有するクロック信号とを、該速
進クロ、ツク信号とは非同期的に発生するクロック切換
え信号によって切換える場合に、切換時のクロック信号
のデユーティを保障することの可能なりロック切換え回
路を提供することを目的としている。
[問題点を解決するための手段]
本発明によれば、上述の目的は前記特許請求の範囲に記
載した手段により達成される。すなわち、本発明は、原
進クロック信号と、該原進クロック信号に同期していて
該原進クロック信号の2倍の周期を有するクロック信号
とを、該原進クロック信号とは非同期的に発生するクロ
ック切換え信号によって切換える回路であって、原進ク
ロック信号に同期していて該原進りUツク信号の4倍の
周期を有するクロック信号を生成する手段を設け、クロ
ックの切換えを指示する信号が発出されたとき、該手段
により生成された原進クロック信号の4倍の周期を有す
るクロック信号の極性の反転時に原進クロック信号と該
原進クロック信号の2倍の周期を有するクロック信号と
を切換えるクロック切換え回路である。
載した手段により達成される。すなわち、本発明は、原
進クロック信号と、該原進クロック信号に同期していて
該原進クロック信号の2倍の周期を有するクロック信号
とを、該原進クロック信号とは非同期的に発生するクロ
ック切換え信号によって切換える回路であって、原進ク
ロック信号に同期していて該原進りUツク信号の4倍の
周期を有するクロック信号を生成する手段を設け、クロ
ックの切換えを指示する信号が発出されたとき、該手段
により生成された原進クロック信号の4倍の周期を有す
るクロック信号の極性の反転時に原進クロック信号と該
原進クロック信号の2倍の周期を有するクロック信号と
を切換えるクロック切換え回路である。
[作 用]
上述の手段によれば、原進クロック信号と2倍周期のク
ロック信号とを切換えるときクロック切換え指示信号を
一旦保持して、上N4各クロック信号と同期関係のある
4倍周期のクロック信号波形の立上りまたは立下り時に
切換えを行なうので、クロック切換えの過渡期において
も原進クロック信号あるいは2倍周期のクロック信号以
外の周期を持つクロック信号が発生することはない、ま
た、原進クロック信号のメーク波形と2倍周期のクロッ
ク信号のメーク波形同士、あるいはブレーク期間同士が
連続するような条件を生ずることがなく、常にクロック
信号のデユーティが保証される。
ロック信号とを切換えるときクロック切換え指示信号を
一旦保持して、上N4各クロック信号と同期関係のある
4倍周期のクロック信号波形の立上りまたは立下り時に
切換えを行なうので、クロック切換えの過渡期において
も原進クロック信号あるいは2倍周期のクロック信号以
外の周期を持つクロック信号が発生することはない、ま
た、原進クロック信号のメーク波形と2倍周期のクロッ
ク信号のメーク波形同士、あるいはブレーク期間同士が
連続するような条件を生ずることがなく、常にクロック
信号のデユーティが保証される。
従って、クロック切換えに際して、回路動作を停止せし
めたり、リセットを行なう必要がない。
めたり、リセットを行なう必要がない。
[実施例]
第1図は本発明の一実施例のブロック図であって、1は
カウンタ回路、2はフリップフロ71回路、3はマルチ
プレクサ回路、4は極性反転検出回路を表している。
カウンタ回路、2はフリップフロ71回路、3はマルチ
プレクサ回路、4は極性反転検出回路を表している。
同図においてカウンタ回路1は水晶発振回路の出力を分
周することにより、原進クロック信号と、該原進クロッ
ク信号の2倍の周期を一有する2倍周期クロック信号、
および原進クロック信号の4倍の周期を有する4倍周期
クロック信号とを出力している。
周することにより、原進クロック信号と、該原進クロッ
ク信号の2倍の周期を一有する2倍周期クロック信号、
および原進クロック信号の4倍の周期を有する4倍周期
クロック信号とを出力している。
上記各クロック信号の内、原進クロック信号と2倍周期
クロック信号はマルチプレクサ回路2に入力され、それ
らの内のいずれかが選択されて論理回路用の制御クロッ
クとして出力される。
クロック信号はマルチプレクサ回路2に入力され、それ
らの内のいずれかが選択されて論理回路用の制御クロッ
クとして出力される。
該マルチプレクサ回路3によるクロック信号の切換え動
作は、クロック切換え指示信号が“1″として与えられ
たとき行なわれる。
作は、クロック切換え指示信号が“1″として与えられ
たとき行なわれる。
この、クロック切換え指示信号はフリップフロップ回路
2の出力信号であり、該出力信号はフリップフロップ回
路2に入力されるクロック切換え信号が“1”であると
共に、4倍周期クロック信号の極性の反転(波形の立上
り、または立下り )が極性反転検出回路4によって検
出され、それがクロックとしてフリップフロップ回路2
に与えられたときに出力される。
2の出力信号であり、該出力信号はフリップフロップ回
路2に入力されるクロック切換え信号が“1”であると
共に、4倍周期クロック信号の極性の反転(波形の立上
り、または立下り )が極性反転検出回路4によって検
出され、それがクロックとしてフリップフロップ回路2
に与えられたときに出力される。
第2図は上記実施例の動作をタイムチャートとして表し
たもので、5は原進クロック信号、6は2倍周期クロッ
ク信号、7は4倍周期クロック信号、8は非同期的に発
生するクロック切換え信号、9はクロック切換え指示信
号、10は出力される制御クロック信号を表している。
たもので、5は原進クロック信号、6は2倍周期クロッ
ク信号、7は4倍周期クロック信号、8は非同期的に発
生するクロック切換え信号、9はクロック切換え指示信
号、10は出力される制御クロック信号を表している。
同図に示すように、本実施例においては、クロック切換
え信号8が各クロック信号と全く非同期に発出されても
、4倍周期クロック信号7の極性反転時にマルチプレク
サ回路に対してクロック切換え指示信号9が発出される
のでクロックの切換えが円滑に行なえる。
え信号8が各クロック信号と全く非同期に発出されても
、4倍周期クロック信号7の極性反転時にマルチプレク
サ回路に対してクロック切換え指示信号9が発出される
のでクロックの切換えが円滑に行なえる。
[発明の効果]
以上説明したように、本発明によれば、クロック切換え
の過渡期においても原進りロック信−号あるいは2倍周
期のクロック信号以外の周期を持つクロック信号が発生
することはない、また、原進クロック信号のメーク波形
と2倍周期のクロック信号のメーク波形同士、あるいは
ブレーク期間同士が連続するような条件を生ずることが
なく、常にクロック信号のデユーティが保証される。
の過渡期においても原進りロック信−号あるいは2倍周
期のクロック信号以外の周期を持つクロック信号が発生
することはない、また、原進クロック信号のメーク波形
と2倍周期のクロック信号のメーク波形同士、あるいは
ブレーク期間同士が連続するような条件を生ずることが
なく、常にクロック信号のデユーティが保証される。
従って、クロック切換えに際して、誤動作を生ずること
がないから、回路動作を停止せしめたり、リセットを行
なう必要がないという利点がある。
がないから、回路動作を停止せしめたり、リセットを行
なう必要がないという利点がある。
第1図は本発明の一実施例のブロック図、第2図は実施
例の動作をを示すタイムチャート、第3図は従来のクロ
ック切換え回路の構成の例を示す図、第4図はクロック
信号を非同期的に切換えた場合の例について示す図であ
る。 1・・・・・・カウンタ回路、2・・・・・・フリップ
フロップ回路、3・・・・・・マルチプレクサ回路、4
・・・・・・極性反転検出回路、5・・・・・・原進ク
ロック信号、6・・・・・・2倍周期クロック信号、7
・・・・・・4倍周期クロック信号、8・・・・・・ク
ロック切換え信号、9・・・・・・クロック切換え指示
信号、10・・・・・・制御クロック信号 代理人 弁理士 井 桁 貞 −
例の動作をを示すタイムチャート、第3図は従来のクロ
ック切換え回路の構成の例を示す図、第4図はクロック
信号を非同期的に切換えた場合の例について示す図であ
る。 1・・・・・・カウンタ回路、2・・・・・・フリップ
フロップ回路、3・・・・・・マルチプレクサ回路、4
・・・・・・極性反転検出回路、5・・・・・・原進ク
ロック信号、6・・・・・・2倍周期クロック信号、7
・・・・・・4倍周期クロック信号、8・・・・・・ク
ロック切換え信号、9・・・・・・クロック切換え指示
信号、10・・・・・・制御クロック信号 代理人 弁理士 井 桁 貞 −
Claims (2)
- (1)原進クロック信号と、該原進クロック信号に同期
していて該原進クロック信号の2倍の周期を有するクロ
ック信号とを、該原進クロック信号とは非同期的に発生
するクロック切換え信号によって切換える回路であって
、 原進クロック信号に同期していて該原進クロック信号の
4倍の周期を有するクロック信号を生成する手段を設け
、 クロックの切換えを指示する信号が発出されたとき、該
手段により生成された原進クロック信号の4倍の周期を
有するクロック信号の極性の反転時に原進クロック信号
と該原進クロック信号の2倍の周期を有するクロック信
号とを切換えることを特徴とするクロック切換え回路。 - (2)クロック信号の1周期内のメーク時間とブレーク
時間との比がその周期時間に関係なく1対1であり、原
進クロック信号の立下り時に該原進クロック信号の2倍
の周期を有するクロック信号が立上り、該原進クロック
信号の2倍の周期を有するクロック信号の立下り時に該
原進クロック信号の4倍の周期を有するクロック信号が
立上るごとき関係を有し、該原進クロック信号の4倍の
周期を有するクロック信号の立下り時を切換えタイミン
グとする特許請求の範囲第(1)項記載のクロック切換
え回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62276317A JPH01116815A (ja) | 1987-10-30 | 1987-10-30 | クロック切換え回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62276317A JPH01116815A (ja) | 1987-10-30 | 1987-10-30 | クロック切換え回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01116815A true JPH01116815A (ja) | 1989-05-09 |
Family
ID=17567767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62276317A Pending JPH01116815A (ja) | 1987-10-30 | 1987-10-30 | クロック切換え回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01116815A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5448597A (en) * | 1991-03-18 | 1995-09-05 | Sharp Kabushiki Kaisha | Clock signal switching circuit |
JP2011519252A (ja) * | 2008-04-29 | 2011-06-30 | クゥアルコム・インコーポレイテッド | デジタル位相ロックループ(dpll)における電力消費を制御するシステム及び方法 |
-
1987
- 1987-10-30 JP JP62276317A patent/JPH01116815A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5448597A (en) * | 1991-03-18 | 1995-09-05 | Sharp Kabushiki Kaisha | Clock signal switching circuit |
JP2011519252A (ja) * | 2008-04-29 | 2011-06-30 | クゥアルコム・インコーポレイテッド | デジタル位相ロックループ(dpll)における電力消費を制御するシステム及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900005264A (ko) | 클럭신호스위칭회로와 그 스위칭방법 | |
JPS62245814A (ja) | パルス回路 | |
US4317053A (en) | High speed synchronization circuit | |
KR920018640A (ko) | Lcd 구동회로 | |
JPH03127526A (ja) | 同期化装置 | |
JPH01116815A (ja) | クロック切換え回路 | |
US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
JP2737903B2 (ja) | クロック切替方式 | |
US6320442B1 (en) | Dual clock D type flip-flop | |
KR930002257B1 (ko) | 디지탈시스템의 시스템클럭 발생회로 | |
JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
JP2666479B2 (ja) | クロック切換回路及びクロック切換方法 | |
JP2679471B2 (ja) | クロック切替回路 | |
KR100211120B1 (ko) | 클럭분주회로 | |
JPS6359017A (ja) | パルス発生回路 | |
JPH0376421A (ja) | 2クロック切換回路 | |
JPH05297976A (ja) | クロック切替回路 | |
JPS62260418A (ja) | フリツプフロツプ回路 | |
JPS6175380A (ja) | クロツク切換回路 | |
JPS62285122A (ja) | クロツクパルス発生回路 | |
SU1599969A1 (ru) | Однофазный D-триггер | |
KR940000643Y1 (ko) | 플립플롭 회로를 이용한 동기펄스 발생회로 | |
JPH054052U (ja) | Ic試験装置の波形制御回路 | |
JPH0336812A (ja) | 同期回路 | |
JPH0691425B2 (ja) | D形フリップフロップを使用した分周回路 |