KR950007876Y1 - 수평동기신호 안정화 회로 - Google Patents

수평동기신호 안정화 회로 Download PDF

Info

Publication number
KR950007876Y1
KR950007876Y1 KR92013470U KR920013470U KR950007876Y1 KR 950007876 Y1 KR950007876 Y1 KR 950007876Y1 KR 92013470 U KR92013470 U KR 92013470U KR 920013470 U KR920013470 U KR 920013470U KR 950007876 Y1 KR950007876 Y1 KR 950007876Y1
Authority
KR
South Korea
Prior art keywords
signal
output
gate
horizontal synchronous
horizontal
Prior art date
Application number
KR92013470U
Other languages
English (en)
Other versions
KR940004591U (ko
Inventor
최창원
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR92013470U priority Critical patent/KR950007876Y1/ko
Publication of KR940004591U publication Critical patent/KR940004591U/ko
Application granted granted Critical
Publication of KR950007876Y1 publication Critical patent/KR950007876Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronizing For Television (AREA)

Abstract

내용 없음.

Description

수평동기신호 안정화 회로
제1도는 종래의 수평동기신호 안정화 회로도.
제2도는 제1도의 동작 파형도.
제3도는 본 고안의 수평동기신호 안정화 회로도.
제4a도 내지 제4h도는 제3도의 부분별 동작 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 발진부 2 : 카운터
3 : 제너레이터 4 : 지연부
5 : 출력제어부 6 : 제너레이터
7 : 출력부 FF1~FF3: 플립플롭
NOR1~NOR4: 노아게이트 OR1: 오아게이트
본 고안은 수평동기신호 안정화 회로에 관한 것으로, 특히 수평동기신호에 포함된 노이즈를 제거하고 누락된 수평동기신호일 때 이를 보상하여 안정된 수평동기신호를 얻기에 적당하도록 한 수평동기 안정화 회로에 관한 것이다.
제1도는 종래의 수평동기신호 안정화 회로도로서 이에 도시한 바와 같이 코일(L1)과 콘덴서(C1)(C2) 및 낸드게이트(NAND1)로 구성된 발진부(1)의 상기 낸드게이트(NAND1) 출력단자는 직접 및 인버터(I1)를 통해 플립플롭(FF1)의 클럭(CK) 및 입력단자(IN1)에 각기 접속됨과 아울러 카운터(2)와 제어레이터(3)의 클럭단자(CK)에 접속되고, 상기 플립플롭(FF1)의 출력단자(Q1)는 플립플롭(FF2)의 클럭단자(CK)에 접속되고, 그 플립플롭(FF2)의 출력단자(Q2)는 상기 카운터(2)와 제너레이터(3)의 리세트단자(R)에 공통접속되며, 상기 플립플롭(FF2)의 인버터(I2)를 통한 입력단자(IN2)와 반전출력단자()는 낸드게이트(NAND2)의 두 입력단자에 접속되고, 그 낸드게이드(NAND2)는 상기 발진부(1)의 낸드게이트(NAND1)의 입력단자에 접속되어 구성된다.
이와 같이 구성된 종래의 수평동기신호 안정화 회로의 동작과정 및 문제점을 동작 파형도인 제2도를 참조하여 설명하면 다음과 같다.
발진부(1)에 전압을 인가하면 제2도의 (b)의 선단부와 동일하게 일정주기의 파형으로 발진하고 이때 수평동기신호(Hs)가 제2도의 (a)와 동일하게 플립플롭(FF2)의 입력단자(I2)에 인가되면 그 인버터(I2)는 고전위상태의 신호를 출력하여 낸드게이트(NAND2)에 인가하고 플립플롭(FF2)는 제2도의 (c)와 동일한 클럭신호(CK2)인가에 따라 반전출력단자( 2)로 고정위상태의 신호를 출력하여 상기 낸드게이트(NAND2)에 인가한다.
이로인해 그 낸드게이트(NAND2)는 저전위상태의 신호를 출력하여 발진부(1)의 낸드게이트(NAND1)의 입력단자 및 플립플롭(FF1)의 리세트단자()에 인가하여 제2도의 (c)와 동일한 파형의 신호를 플립플롭(FF1)의 클럭단자(CK2)에 인가한다. 이때 플립플롭(FF2)은 제2도의 (d)와 동일한 저전위상태의 파형을 출력하여 카운터(2)와 제너레이터(3)의 리세트단자(R)에 인가하여 원하는 동작으로 구동시킨다.
이후 수평동기신호(Hs)가 중지되어 제2도의 (a)와 동일하게 고전위상태로 인버터(I2)의 플립플롭(FF2)에 인가되면 그 인버터(I2)는 저전위상태의 신호를 낸드게이트(NAND2)에 인가하며 그로인해 낸드게이트(NAND2)는 고전위상태의 신호를 상기 발진부(1)의 낸드게이트(NAND)의 일측 입력단자에 인가한다.
이때 낸드게이트(NAND1)는 특성으로 인해 발진파형을 출력하여 제2도의 (b)와 동일한 파형을 플립플롭(FF1)에 인가하여 제2도의 (c)와 동일한 파형을 플립플롭(FF2)에 인가한다. 이로인해 상기 플립플롭(FF2)은 제2도의 (e)와 동일한 고전위상태의 신호를 출력하여 카운터(2)와 제너레이터(3)의 리세트단자(R)에 인가하며, 그 카운터(2)와 제너레이터(3)는 정상적인 동작을 한다.
이상에서 설명한 종래의 수평동기신호 안정화 회로는 클럭신호 보다 긴 주기의 노이즈가 인가되면 이 노이즈를 수평동기신호로 인식하여 정상적인 기능을 수행할 수 없으며 수평동기신로가 누락되었을 경우 이를 보상할 수 없어 신뢰성 및 성능을 저하시키는 문제점이 있었다.
본 고안은 상기와 같은 종래의 문제점을 감안하여 제너레이터의 노이즈 마스크로 노이즈를 제거하며, 수평동기신호가 누락될 경우 이를 보상하여 정상적인 기능수행으로 성능을 향상하고자 한다.
제3도는 본 고안의 수평동기신호 안정화 회로도로서 이에 도시한 바와 같이 가상 수평동기신호(Hs1)와 마스크 제어신호를 출력하는 제너레이터(6)와, 그 제너레이터(6)의 가상 수평동기신호(Hs1)와 수평동기신호(Hs)를 인가받아 오아링하는 오아게이트(OR1)와, 그 오아게이트(OR1)의 출력신호를 인가받고 클럭신호(CK)를 인가받아 일정시간 지연시키는 지연부(4)와, 그 지연부(4)의 출력신호와 상기 제너레이더(6)의 마스크 제어신호를 인가 받아 노이즈 마스크를 형성하여 출력을 제어하는 출력제어부(5)와, 그 출력제어부(5)의 제어신호에 의해 상기 오아게이트(OR1)의 수평동기신호를 출력시키는 출력부(7)로 구성한다.
이와 같이 구성한 본 고안의 수평동기신호 안정화 회로의 동작과정 및 작용효과를 부분별 동작 파형도인 제4도를 참조하여 상세히 설명하면 다음과 같다.
오아게이트(OR1)의 입력단자에 제4도의 (a)와 동일한 수평동기신호(Hs)와 제너레이터(6)의 제4도 (c)와 동일한 가상 수평동기신호(Hs1)가 인가되면, 그 오아게이트(OR1)는 상기 두 수평동기신호(Hs)(Hs1)를 오아링하여 지연부(4)에 인가하여 지연부(4)는 제4도의 (b)와 동일하게 일정시간 지연시킨 후 출력제어부(5)에 인가한다.
이때 제너레이터(6)는 출력단자(M3)을 통해 제4도의 (f)와 동일한 고전위상태의 신호를 출력제어부(5)의 노아게이트(ONR3) 일측 입력단자에 인가하면 그 노아게이트(NOR3)는 타측 입력단자에 관계없이 제4g도와 동일한 저전위상태의 신호를 출력부(7)의 리세트단자(R)에 인가하여 그 출력부(7)가 상기 오아게이트(OR1)의 출력신호를 인가받아 클럭신호(ck)에 의해 제4h와 동일하게 출력하게 한다. 이후 지연부(4)를 통한 수평동기신호가 제4도의 (a)와 동일하게 저전위상태로 동기되지 않으면 제너레이터(6)는 리세트되어 출력단자(M3)로 제4도의 (f)와 동일하게 저전위신호를 출력하여 출력제어부(5)의 노아게이트(NOR3)가 출력부(7)의 리세트단자(R)로 제4g도와 동일한 고전위상태를 출력하여 리세트시켜 제4도의 (h)와 동일하게 출력을 제한한다.
한편 수평, 수직동기신호에 의해 수평동기신호 주기가 0.5H로 줄어들고 오아게이트(OR1)와 지연부(4)는 상기와 동일한 동작을 할 경우 제너레이터(6)는 출력단자(M1)를 통해 출력제어부(5)의 노아게이트(NOR2) 입력단자에 제4도의 (d)와 동일하게 고전위상태의 신호를 인가하면 출력제어부(5)의 노아게이트(NOR1)는 고전위상태의 신호를 노아게이트(NOR3)에 인가하고 그 노아게이트(NOR3)는 제4g도와 동일하게 저전위상태의 신호를 출력하여 출력부(7)가 제4도의 (h)와 동일하게 수평동기신호를 출력할 수 있게 한다.
이후 제너레이터(6)는 출력단자(M2)로 제4도의 (e)와 동일한 고정위상태의 출력신호를 출력제어부(5)의 노아게이트(NOR4) 일측 입력단자에 인가하면 노아게이트(NOR3)는 모두 저전위상태의 신호를 인가받아 제4g도와 동일한 고전위상태의 신호를 출력부(7)에 인가하여 그 출력부(7)를 리세트시켜 출력을 제한한다.
다른한편 수평동기신호(H3)가 누락될 경우 제너레이터(6)의 가상 수평동기신호(Hs1)가 오아게이트(OR1)에서 오아링된 후 상기와 동일한 동작으로 누락된 수평동기신호를 보상한다.
결국 제너레이터(6)의 출력신호에 의해 출력제어부(5)가 지연부(4)의 출력신호를 논리조합하여 출력부(7)을 세트, 리세트시켜 출력을 제어하고 수평동기신호(Hs)가 누락될 경우 가상 수평동기신호(Hs1)로 보상하여 정상적인 출력이 가능하도록 한다.
이상에서 상세히 설명한 바와 같이 본 고안의 수평동기 안정화 회로는 노이즈 마스크로 노이즈를 제거하여 안정된 수평동기신호를 얻을 수 있고 수평동기신호가 누락될 경우 가상 수평동기신호로 이를 보상하여 항상 안정된 수평동기신호를 얻을 수 있는 효과가 있다.

Claims (1)

  1. 수평동기신호(Hs)와 수평동기신호(Hs1)를 오아링하는 오아게이트(OR1)와, 그 오아게이트(OR1)의 출력신호를 일정시간 지연시키는 지연부(4)와, 상기 수평동기신호(Hs1)와 노이즈 마스크 신호를 출력하는 제너레이터(6)와, 그 제너레이터(6)와 지연부(4)의 출력신호로 논리조합하여 출력을 제어하는 출력제어부(5)와, 그 출력제어부(5)의 제어신호에 의해 상기 오아게이트(OR)의 신호를 출력하는 출력부(7)로 구성한 수평동기신호 안정화 회로.
KR92013470U 1992-07-21 1992-07-21 수평동기신호 안정화 회로 KR950007876Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92013470U KR950007876Y1 (ko) 1992-07-21 1992-07-21 수평동기신호 안정화 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92013470U KR950007876Y1 (ko) 1992-07-21 1992-07-21 수평동기신호 안정화 회로

Publications (2)

Publication Number Publication Date
KR940004591U KR940004591U (ko) 1994-02-24
KR950007876Y1 true KR950007876Y1 (ko) 1995-09-22

Family

ID=19337089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92013470U KR950007876Y1 (ko) 1992-07-21 1992-07-21 수평동기신호 안정화 회로

Country Status (1)

Country Link
KR (1) KR950007876Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707258B1 (ko) * 2004-09-01 2007-04-13 삼성전자주식회사 디스플레이장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707258B1 (ko) * 2004-09-01 2007-04-13 삼성전자주식회사 디스플레이장치

Also Published As

Publication number Publication date
KR940004591U (ko) 1994-02-24

Similar Documents

Publication Publication Date Title
KR950007876Y1 (ko) 수평동기신호 안정화 회로
KR910013877A (ko) 문자 발생기
US9887693B2 (en) Clock selection circuit and power supply device equipped with the same
JPH11186880A (ja) 発振器
JP3654103B2 (ja) スイッチ制御回路
KR970076821A (ko) 래치회로
JPH0846497A (ja) 周波数位相比較器
JPH05315898A (ja) トリガ同期回路
KR100331793B1 (ko) 펄스폭변조(pwm)신호발생장치
JP2666479B2 (ja) クロック切換回路及びクロック切換方法
JP3276797B2 (ja) 水平出力パルス発生回路
JPH0749870Y2 (ja) Ｐｌｌ回路
JP2679471B2 (ja) クロック切替回路
JPH01116815A (ja) クロック切換え回路
JPS61294923A (ja) 波形整形回路
JPH02250669A (ja) パルス幅変調回路
JPH0541644A (ja) アナログマルチプレクサ
KR870001262Y1 (ko) 동기 신호 발생회로
KR0152930B1 (ko) 동기신호 안정화 회로
JPS63277976A (ja) 同期回路
JP3346497B2 (ja) 電源同期パルス生成回路
RU2020722C1 (ru) Электропривод
JPS6364086B2 (ko)
JPH0318912A (ja) クロック信号発生回路
JPH04301915A (ja) クロック信号切換装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040820

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee