JPH02250669A - パルス幅変調回路 - Google Patents

パルス幅変調回路

Info

Publication number
JPH02250669A
JPH02250669A JP1069586A JP6958689A JPH02250669A JP H02250669 A JPH02250669 A JP H02250669A JP 1069586 A JP1069586 A JP 1069586A JP 6958689 A JP6958689 A JP 6958689A JP H02250669 A JPH02250669 A JP H02250669A
Authority
JP
Japan
Prior art keywords
signal
pulse width
carrier
carrier signal
voltage command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1069586A
Other languages
English (en)
Inventor
Toshiyuki Sasaki
俊之 佐々木
Takao Yanase
柳瀬 孝雄
Koetsu Fujita
光悦 藤田
Masaru Yamazoe
山添 勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP1069586A priority Critical patent/JPH02250669A/ja
Publication of JPH02250669A publication Critical patent/JPH02250669A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、3角波形のキャリア信号と、ステップ変化
をする制御信号との大小判別を行うことで、この制御信
号をパルス幅変調する回路に関する。
(従来の技術) インバータで直流を交流に変換する場合に、パルス幅変
調制御方式に多用されている。たとえば、3角波形の高
い周波数のキャリア信号と、このインバータが出力すべ
き交流電圧を指示する電圧指令信号との大小関係を比較
することで、キャリア信号により電圧指令信号をパルス
幅変調する。このようにして得られたパルス列を用いて
、インバータを構成している半導体スインチ素子をオン
・オフすることにより、当8亥インバータが出力する交
流電圧を、上述の電圧指令値どおりにすることができる
上述のパルス幅変調制御は、アナログ量であってもデジ
タル量であっても行うことができるので、以下ではデジ
タル量の場合について説明する。
第3図はパルス幅変調の従来例をあられしたブロック図
である。
この第3図において、3角波発生回路2からは、高い周
波数の3角波形のキャリア信号S0を出力する。一方、
図示していない電圧指令信号発生回路からは、制御信号
として電圧指令データv1が出力される。そこで、デジ
タルコンパレータ3はこのキャリア信号S0と電圧指令
データv1とを入力して、両人力の大小判別を行うこと
により、パルス幅変調信号Mを出力する。
第4図は第3図に示す従来例回路の動作波形を示したタ
イミングチャートであって、第4図(イ)はデジタルコ
ンパレータ3に入力するキャリア信号S0と電圧指令デ
ータv0との変化を、第4図(ロ)は両人力信号の大小
判別の結果としてデジタルコンパレータ3から出力する
パルス幅変調信号Mの変化を、それぞれがあられしてい
る。
この第4図であきらかなように、電圧指令データ■0の
変化に対応して、パルス幅変調信号Mのパルス幅が変化
している。
〔発明が解決しようとする課題〕 第3図に示す従来例回路では、電圧指令データv0の値
が変化する時点が、キャリア信号S、とは無関係であっ
たために、たとえば、キャリア信号S、、!:′電圧指
令データV′″とが切合った直後に、この電圧指令デー
タv0がステップ状に変化をすると、このステップ状変
化の瞬間に両者が再び切合うことがあり、その結果、細
いパルスを余分に発生する現象を生じる。
第5図は第3図に示す従来例回路で電圧指令データのス
テップ変化により余分なパルスを発生する状態を示した
タイミングチャートであって、第5図(イ)はデジタル
コンパレータ3に入力するキャリア信号S、と電圧指令
データ■0との変化を、第5図(ロ)は両人力信号の大
小判別の結果としてデジタルコンパレータから出力する
パルス幅変調信号Mの変化を、それぞれがあられしてい
る。
この第5図に示すように、電圧指令データv1は、キャ
リア信号S0と切合った直後の時刻Tにその値がステッ
プ状に変化しているので、再びキャリア信号S0と切合
うことになり、その結果、細いパルスを余分に発生して
いる。
この余分なパルスのために、インバータを構成している
半導体スイッチ素子の動作回数が増加することになり、
その結果として動作責務が厳しくなる。また、電圧形イ
ンバータの場合は、上下アームが短絡するのを防止する
ために動作遅れ回路を設けているので、この余分なパル
スのために電圧波形を乱す欠点もあわせて有する。
そこでこの発明の目的は、制御信号がステップ状に変化
した場合でも、パルス幅変調回路が余分なパルスを発生
するのを防止することにある。
〔課題を解決するための手段〕
上記の目的を達成するために、この発明のパルス幅変調
回路は、ステップ状に変化をする制御信号と、3角波形
のキャリア信号との大小判別を行う比較手段を備え、キ
ャリア信号により制御信号をパルス幅変調するパルス幅
変調回路において、前記キャリア信号の極大値時点また
は極小値時点に同期したキャリア同期信号を出力する手
段と、前記制御信号がステップ変化する時点をこのキャ
リア同期信号に同期させるデータラッチ手段と、このデ
ータラッチ手段の出力信号と前記キャリア信号との大小
判別を行う比較手段とを備えるものとする。
〔作用〕
従来は、制御信号がステップ状に変化する時点をキャリ
ア信号とは無関係にしていたことが、パルス幅変調する
際に余分なパルスを形成する原因になっていたことから
、本発明では、3角波形のキャリア信号が極大値となる
時点、あるいは極小値となる時点においてのみ制御信号
がステップ状に変化できるようにして、この制御信号を
キャリア信号によりパルス幅変調する際に、余分なパル
スが発生するのを防止しようとするものである。
〔実施例〕 第1図は本発明の実施例をあられしたブロック図である
この第1図において、3角波発生回路2は高い周波数の
3角波形のキャリア信号S、を出力するのであるが、こ
れと同時に、このキャリア信号S、の値が極大となった
時点、および極小となった時点で、キャリア同期信号S
1を出力する。
制御信号としての電圧指令データ■0は、その値を任意
の時点でステップ状に変化させているが、上述のキャリ
ア同期信号S、をクロック信号として入力しているデー
タランチ4にこの電圧指令データ■1を入力させると、
この電圧指令データ■9のステップ状変化時点は、キャ
リア信号S0の極大値時点あるいは極小値時点に同期し
た信号S2となって当該データランチ4から出力する。
デジタルコンパレータ3は、この信号S2とキャリア信
号S0との大小判別を行った結果として、パルス幅変調
信号Mを出力する。
第2図は第1図に示す実施例回路の動作波形を示したタ
イミングチャートであって、第2図(イ)はデジタルコ
ンパレータ3に入力するキャリア信号S0とデータラッ
チ4が出力する信号S□との変化を、第2図(ロ)はキ
ャリア同期信号S、の波形を、第2図(ハ)はデジタル
コンパレータ3が出力するパルス幅変調信号Mの波形を
、それぞれがあられしている。
この第2図に示すように、データラ・ンチ4から出力す
る信号S2は、その元となる電圧指令データ■0がどの
時点でステップ状に変化をしても、必ずキャリア信号S
0の値が極大となる時点、あるいは極小となる時点に同
期して変化するので、パルス幅変調する際に余分なパル
スを発生するおそれを完全に解消している。
〔発明の効果〕
この発明によれば、キャリア信号である3角波の値が極
大となる時点、あるいは極小となる時点北同期して制御
信号をステップ状に変化させるように、データラッチ手
段を設けているので、このデータラッチ手段から出力す
る信号とキャリア信号との大小判別を行うことにより、
キャリア信号により制御信号をパルス幅変調するのであ
るが、このパルス幅変調時に余分なパルスを発生するお
それを完全に解消している。従って半導体スイッチ素子
の動作回数が増加して、当該素子の責務が増大したり、
スインチング回数の増加に伴う熱損失の増大も回避でき
るし、インパークの上下アーム短絡防止のための電圧の
乱れも抑制できるなど、各種の効果が得られる。
【図面の簡単な説明】
第1図は本発明の実施例をあられしたプロ・ンク図、第
2図は第1図に示す実施例回路の動作波形を示したタイ
ミングチャートであり、第3図はノぐルス幅変調の従来
例をあられしたブロンク図、第4回は第3図に示す従来
例回路の動作波形を示したタイミングチャート、第5図
は第3図に示す従来例回路で電圧指令データのステ・ン
ブ変化により余分なパルスを発生する状態を示したタイ
ミングチャートである。 2・・・3角波発生回路、3・・・デジタルコンパレー
タ ぢ 3 図

Claims (1)

    【特許請求の範囲】
  1. 1)ステップ状に変化をする制御信号と、3角波形のキ
    ャリア信号との大小判別を行う比較手段を備え、キャリ
    ア信号により制御信号をパルス幅変調するパルス幅変調
    回路において、前記キャリア信号の極大値時点または極
    小値時点に同期したキャリア同期信号を出力する手段と
    、前記制御信号がステップ変化する時点をこのキャリア
    同期信号に同期させるデータラッチ手段と、このデータ
    ラッチ手段の出力信号と前記キャリア信号との大小判別
    を行う比較手段とを備えていることを特徴とするパルス
    幅変調回路。
JP1069586A 1989-03-22 1989-03-22 パルス幅変調回路 Pending JPH02250669A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1069586A JPH02250669A (ja) 1989-03-22 1989-03-22 パルス幅変調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1069586A JPH02250669A (ja) 1989-03-22 1989-03-22 パルス幅変調回路

Publications (1)

Publication Number Publication Date
JPH02250669A true JPH02250669A (ja) 1990-10-08

Family

ID=13407080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1069586A Pending JPH02250669A (ja) 1989-03-22 1989-03-22 パルス幅変調回路

Country Status (1)

Country Link
JP (1) JPH02250669A (ja)

Similar Documents

Publication Publication Date Title
US4179727A (en) Control device for a pulse-width modulated inverter
JPS59104824A (ja) 三角波発生器
JPH02250669A (ja) パルス幅変調回路
KR850003092A (ko) 동기시스템용 위상검파장치
JPH0724462B2 (ja) 電流形インバ−タの制御装置
KR950007876Y1 (ko) 수평동기신호 안정화 회로
JP3654103B2 (ja) スイッチ制御回路
JPH066980A (ja) インバータ制御方式
JP2712755B2 (ja) Pwmパルスの切替方法
SU1707753A1 (ru) Широтно-импульсный модул тор
JP2710792B2 (ja) デイジタル移相器
JP2531590B2 (ja) Pwm信号の発生方法
JPH0732606B2 (ja) 電流形インバ−タの制御装置
JPS62130016A (ja) パルス幅変調制御回路
JPS6216021A (ja) パルス幅変調された切換クロツク信号の同期装置
JPH05146158A (ja) Ac/dcインバータ制御方式
JPH01103169A (ja) Pwmインバータ装置の制御回路
JPH05227029A (ja) 位相制御装置
JPH0654423B2 (ja) 表示制御装置
JPS5883578A (ja) ゲ−トタ−ンオフサイリスタの制御信号発生回路
JPH0632561B2 (ja) Pwm信号切換装置
JPH06188702A (ja) パルス幅変調装置
JPH08122408A (ja) 半導体試験装置の波形整形回路
JPH01116815A (ja) クロック切換え回路
KR920701970A (ko) 레코더의 타이밍 신호발생용 pll 회로