KR970076821A - 래치회로 - Google Patents

래치회로 Download PDF

Info

Publication number
KR970076821A
KR970076821A KR1019960054416A KR19960054416A KR970076821A KR 970076821 A KR970076821 A KR 970076821A KR 1019960054416 A KR1019960054416 A KR 1019960054416A KR 19960054416 A KR19960054416 A KR 19960054416A KR 970076821 A KR970076821 A KR 970076821A
Authority
KR
South Korea
Prior art keywords
inverter circuit
unit
switching
signal
input terminal
Prior art date
Application number
KR1019960054416A
Other languages
English (en)
Other versions
KR100229857B1 (ko
Inventor
코지 니이
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR970076821A publication Critical patent/KR970076821A/ko
Application granted granted Critical
Publication of KR100229857B1 publication Critical patent/KR100229857B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356026—Bistable circuits using additional transistors in the input circuit with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

[과제]
클럭신호의 레벨의변화 타이밍을 고려하는 일 없이 정상적인 래치동작을 할 수 있는 클럭신호에 동기하여 동작하는 래치회로를 구한다.
[해결수단]
제1 및 제2인버터 회로로 형성되며 한편의 입력단자를 타편의 출력단자에 각각 접속하여 형성된 기억부와, 제1인버터 회로의 입력단자와 접지 사이에 접속한 제1스위칭부와, 서로 직렬로 접속하여 제2인버터 회로의 입력단자와 접지 사이에 접속한 제2 및 제3스위칭부와, 외부에서의 데이터 신호에 따라서, 제1스위칭부를 제어하는 제1제어부와, 데이터 신호에 따라서, 제2스위칭부를 제어하는 제2제어부와, 제2인버터 회로의 입력단자의 신호 레벨의 변화를 지연시켜 전파하는 지연부와, 클럭신호와 지연부에서의 신호 레벨에 따라서, 제3스위칭부를 제어하는 제3제어부를 구비한다.

Description

래치회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예 1에 있어서의 래치회로의 예를 표시한 회로도, 제4도는 본 발명의 실시예 2에 있어서의 래치회로의 예를 표시한 회로도, 제5도는 본 발명의 실시예 3에 있어서의 래치회로의 예를 표시한 회로도, 제6도는 본 발명의 실시예 4에 있어서의 래치회로의 예를 표시한 회로도, 제7도는 본 발명의 실시예5에 있어서의 래치회로의 예를 표시한 회로도.

Claims (3)

  1. 클럭신호에 동기하여 동작하는 래치회로에서 제1인버터 회로 및 제2인버터 회로로 이루어지며 한편의 출력단자를 다른쪽의 입력단자에 각각 접속하여 형성된 기억부와, 그 기억부의 제1인버터 회로의 입력단자와 접지 사이에 접속된 제1스위칭부와, 서로 직렬로 접속되어서 상기 기억부의 제2인버터 회로의 입력단자와 접지 사이에 접속된 제2스위칭부 및 제3스위칭부와, 외부로부터 입력되는 2치의 데이터 신호에 따라서, 상기 제1스위칭부의 스위칭 동작을 제어하는 제1제어부와, 상기 데이터 신호에 따라서, 상기 제2스위칭부의 스위칭 동작을 제어하는 제2제어부와, 상기 기억부의 제2인버터 회로에서의 입력단자의 신호 레벨의 변화를 지연시켜서 전파하는 지연부와, 외부로부터 입력되는 클럭신호와 그 지연부에서 입력되는 신호의 각 신호 레벨에 따라서, 상기 제3스위칭부의 스위칭 동작을 제어하는 제3제어부를 구비한 것을 특징으로 하는 래치회로.
  2. 클럭신호에 동기하여 동작하는 래치회로에 있어서, 제1인버터 회로 및 제2인버터 회로로 이루어지며 한편의 출력단자를 다른쪽의 입력단자에 각가 접속하여 형성된 기억부와, 그 기억부의 제1 또는 제2인버터 회로의 입력단자와 접지 사이 또는 전원간에 접속된 제1스위칭부와, 상기 기억부의 제2 또는 제1인버터 회로의 입력단자와 접지 사이에 접속된 제2스위칭부와, 외부로부터 입력되는 2치의 데이터 신호에 따라서, 상기 제1스위칭부의 스위칭 동작을 제어하는 제1제어부외, 상기 기억부의 제2인버터 회로에서의 입력단자의 신호 레벨의 변화를 지연시켜서 전파하는 지연부와, 상기 데이터 신호, 외부로부터 입력되는 클럭신호 및 상기 지연부에서 입력되는 신호의 각 신호 레벨에 따라서, 상기 제2스위칭부의 스위칭 동작을 제어하는 제2제어부를 구비한 것을 특징으로 하는 래치회로.
  3. 클럭신호에 동기하여 동작하는 래치회로에 있어서, 한 개의 인버터 회로와 그 인버터 회로의 입력단자와 전원 사이에 접속된 제1스위칭부와 상기 인버터 회로의 출력단자와 접지 사이에 접속된 제2스위칭부로 이루어지는 기억부와, 그 기억부의 인버터 회로의 입력단자와 전원 사이에 접속된 제3스위칭부와, 상기 기억부의 인버터 회로의 입력단자와 접지 사이에 접속된 제4스위칭부와, 외부로부터 입력되는 2치의 데이터 신호에 따라서, 상기 제3스위칭부의 스위칭 동작을 제어하는 제1제어부와, 상기 기억부의 인버터 회로에서의 입력단자의 신호 레벨의 변화를 지연시켜서 전파하는 지연부와, 상기 데이터 신호 외부에서 입력되는 클럭신호 및 상기 지연부에서 입력되는 신호의 각 신호 레벨에 따라서, 상기 제4스위칭부의 스위칭 동작을 제어하는 제2제어부를 구비하고, 상기 제1스위칭부는 상기 인버터 회로의 출력단자의 신호 레벨과, 상기 제2제어부에서 출력되는 제어신호의 신호 레벨에 따라서, 스위칭 동작을 행하여 상기 제2스위칭부는 상기 인버터 회로의 출력 단자의 신호 레벨과 상기 제1제어부에서 출력되는 제어신호의 신호 레벨에 따라서, 스위칭 동작을 하는 것을 특징으로 하는 래치회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960054416A 1996-05-16 1996-11-15 래치회로 KR100229857B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12174196A JP3630847B2 (ja) 1996-05-16 1996-05-16 ラッチ回路
JP96-121741 1996-05-16
JP96-121741. 1996-05-16

Publications (2)

Publication Number Publication Date
KR970076821A true KR970076821A (ko) 1997-12-12
KR100229857B1 KR100229857B1 (ko) 1999-11-15

Family

ID=14818739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960054416A KR100229857B1 (ko) 1996-05-16 1996-11-15 래치회로

Country Status (7)

Country Link
US (1) US5748541A (ko)
EP (1) EP0808022B1 (ko)
JP (1) JP3630847B2 (ko)
KR (1) KR100229857B1 (ko)
CN (1) CN1113464C (ko)
DE (1) DE69630203T2 (ko)
TW (1) TW320722B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898640A (en) * 1997-09-26 1999-04-27 Advanced Micro Devices, Inc. Even bus clock circuit
US6556060B1 (en) * 2002-06-06 2003-04-29 Analog Devices, Inc. Latch structures and systems with enhanced speed and reduced current drain
DE10343565B3 (de) * 2003-09-19 2005-03-10 Infineon Technologies Ag Master-Latchschaltung mit Signalpegelverschiebung für ein dynamisches Flip-Flop
US20080258790A1 (en) * 2007-04-17 2008-10-23 Texas Instruments Incorporated Systems and Devices for Sub-threshold Data Capture
JP6974549B1 (ja) * 2020-07-17 2021-12-01 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. メモリ装置およびその入出力バッファ制御方法
CN114567299B (zh) * 2022-04-28 2022-09-09 深圳比特微电子科技有限公司 具有多路选择器功能的反相锁存器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4160173A (en) * 1976-12-14 1979-07-03 Tokyo Shibaura Electric Co., Ltd. Logic circuit with two pairs of cross-coupled nand/nor gates
JPS6257196A (ja) * 1985-09-05 1987-03-12 Toshiba Corp 半導体メモリ
JP2969630B2 (ja) * 1988-10-25 1999-11-02 日本電気株式会社 読出し回路
JPH02141993A (ja) * 1988-11-21 1990-05-31 Toshiba Corp 半導体記憶装置
EP0650257A2 (en) * 1988-12-16 1995-04-26 Advanced Micro Devices, Inc. Initialization circuit
US5086236A (en) * 1990-08-27 1992-02-04 Advanced Micro Devices, Inc. Synchronizing circuit of two clock signals
US5257236A (en) * 1991-08-01 1993-10-26 Silicon Engineering, Inc. Static RAM
JP2826238B2 (ja) * 1992-10-22 1998-11-18 川崎製鉄株式会社 半導体メモリ
US5568429A (en) * 1995-07-05 1996-10-22 Sun Microsystems, Inc. Low power data latch with overdriven clock signals

Also Published As

Publication number Publication date
TW320722B (ko) 1997-11-21
EP0808022A3 (en) 1999-07-07
CN1166033A (zh) 1997-11-26
CN1113464C (zh) 2003-07-02
US5748541A (en) 1998-05-05
EP0808022A2 (en) 1997-11-19
JPH09307410A (ja) 1997-11-28
KR100229857B1 (ko) 1999-11-15
EP0808022B1 (en) 2003-10-01
DE69630203D1 (de) 2003-11-06
DE69630203T2 (de) 2004-09-16
JP3630847B2 (ja) 2005-03-23

Similar Documents

Publication Publication Date Title
KR900005264A (ko) 클럭신호스위칭회로와 그 스위칭방법
KR850008017A (ko) Cmos 입출력회로
KR970024134A (ko) 두 차동 클록신호에 의해서 구동된 전압 발생 회로를 갖는 반도체 집적회로(Semiconductor integrated circuit having voltage generation circuit drove by two different clock signals)
KR970031341A (ko) 클록신호에 의하여 제어되는 레벨변환회로(level conversion circuit controlled by colck signal)
KR860009427A (ko) 2-위상 클록신호 공급 쉬프트 레지스터형 반도체 메모리장치
KR970003931A (ko) 출력 전압 레벨 선택 회로를 구비한 반도체 집적 시스템
KR960036332A (ko) 논리회로
KR960018901A (ko) 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법
KR850003479A (ko) 반도체 집적 회로
KR910008964A (ko) 분할비율이 변화될 수 있는 주파수 분할회로
KR970076821A (ko) 래치회로
KR950024436A (ko) 클록회로
KR970060222A (ko) 동기형 반도체 메모리 장치
KR940010532A (ko) 인터페이스회로
TW200513036A (en) Delay stage insensitive to operating voltage and delay circuit including the same
KR880000764A (ko) 냉장고용 온도 제어장치
KR960005607A (ko) 동기식 래치회로
KR950004270A (ko) 외부의 클럭신호에 응답하여 동작하는 내부회로를 구비한 반도체장치
KR0147680B1 (ko) 클럭지연회로
KR920003769A (ko) 서라운드 제어회로
KR940025165A (ko) 신호 지연 회로
KR100295638B1 (ko) 디디알에스디램용 부지연회로
KR920019082A (ko) 클럭 전환 회로
KR960027338A (ko) 암 쇼트 보호장치
KR19980026621A (ko) 프로그래머블한 신호지연회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee