KR900005264A - 클럭신호스위칭회로와 그 스위칭방법 - Google Patents

클럭신호스위칭회로와 그 스위칭방법 Download PDF

Info

Publication number
KR900005264A
KR900005264A KR1019890013967A KR890013967A KR900005264A KR 900005264 A KR900005264 A KR 900005264A KR 1019890013967 A KR1019890013967 A KR 1019890013967A KR 890013967 A KR890013967 A KR 890013967A KR 900005264 A KR900005264 A KR 900005264A
Authority
KR
South Korea
Prior art keywords
clock signal
signal
switching
frequency
output
Prior art date
Application number
KR1019890013967A
Other languages
English (en)
Other versions
KR960003062B1 (ko
Inventor
유키오 우츠노미야
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
요코다 다카하루
도시바 인텔리젠트 테크놀로지 가부시시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바, 요코다 다카하루, 도시바 인텔리젠트 테크놀로지 가부시시키가이샤 filed Critical 아오이 죠이치
Publication of KR900005264A publication Critical patent/KR900005264A/ko
Application granted granted Critical
Publication of KR960003062B1 publication Critical patent/KR960003062B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Abstract

내용 없음

Description

클럭신호스위칭회로와 그 스위칭방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 내지 제5도는 본 발명에 따른 클럭스위칭회로의 1실시예를 나타낸 것으로,
제3도는 그 블록도,
제4도는 그 회로도.

Claims (7)

  1. 제1주파수의 제1클럭신호와 제2주파수의 제2클럭신호 및, 주파수스위칭신호가 인가되는 입력단자와 상기 제1클럭 신호와 제2클럭신호중 어느 하나의 클럭신호가 출력되는 출력단자를 갖추고 있으면서, 상기 주파수스위칭신호에 의해 제1클럭신호와 제2클럭신호중 어느 하나의 클럭신호를 선택, 출력하도록된 클럭신호스위칭신호에 있어서, 상기 제1클럭신호와 주파수스위칭신호를 인가받도록 되어 있으면서 그 상기 제1클럭신호에 동기적으로 스위칭 동작하여 상기 주파수스위칭신호가 인가되지 않는 경우에는 상기 제1클럭신호를 출력하는 반면, 상기 주파수스위칭신호가 인가되는 경우에는 제1클럭신호를 단속하는 제1스위칭수단(101~104)과, 상기 제1클럭신호와 상기 주파수스위칭신호를 인가받도록 되어 있으면서, 상기 제2클럭신호에 동기적으로 스위칭 동작하여 상기 주파수스위칭신호가 인가되는 경우에는 상기 제1스위칭수단(101~104)이 상기 제1클럭신호를 단속한 다음 상기 제2클럭신호를 출력하는 반면 상기 주파수스위칭신호가 인가되지 않는 경우에는 상기 제1스위칭수단(101~104)이 상기 제1클럭신호를 출력하기 이전에 제2클럭신호를 단속하는 제2스위칭수단(105~107)이 구비되어 구성된 것을 특징으로 하는 클럭신호스위칭 회로.
  2. 제1항에 있어서, 상기 주파수스위칭신호는 제1 및 제2레벨을 갖도록 된 것을 특징으로 하는 클럭신호스위칭신호.
  3. 제1항에 있어서, 상기 제1스위칭수단(101~104)은 입력단(D)과 상기 제1클럭신호입력측에 접속된 클럭신호입력단(CK) 및 출력단(Q)을 갖추고 있는 제1D형 플립플롭(101)과, 이 제1D형 플립플롭(101)의 출력단(Q)에 접속된 입력단(D)과 상기 제1클럭신호입력측에 접속된 클럭신호입력단(CK) 및 출력단(Q)을 갖추고 있는 제2D형 플립플롭(102) 및, 이 제2D형 플립플롭(102)의 출력단(Q)과 제1인버터(104)를 매개해서 상기제1 클럭신호 입력측에 접속된 한쌍의 입력단과, 출력단을 갖추고 있는 제 1NAND게이트(103) 매로 구성된 것을 특징으로 하는 클럭신호스위칭회로.
  4. 제1항에 있어서, 상기 제2스위칭수단(105~107)은 상기 스위칭신호를 인가받도록 접속된 입력단(D)과 상기 제1플립플롭(101)의 입력단(D)에 접속된 출력단(Q)을 갖추고 있는 제3D형 플립플롭(105)과, 이제3D형 플립플롭(105)의 출력단(Q)에 접속된 일측입력단과 제2인버터(107)를 경유해서 제2클럭신호를 인가받도록 접속된 다른 입력단이 포함된 1쌍의 입력단과 출력단을 갖추고 있는 제2NAND게이트(106)로 구성된 것을 특징으로 하는 클럭신호스위칭회로.
  5. 제4항에 있어서, 상기 제1NAND 게이트(103)에 접속된 다른 일단과, 상기 제2NAND게이트(106)의 출력단에 접속된 다른 단으로 이루어지는 1쌍의 입력단자를 갖추고 있는 제3NAND게이트(108)가 더 구비된 것을 특징으로 하는 클럭신호스위칭회로.
  6. 주파수스위칭신호의 레벨변화에 따라 제1클럭신호와 제2클럭신호사이에서 출력신호를 스위칭하는 클럭신호스위칭회로의 클럭신호스위칭방법에 있어서, 상기 주파수스위칭신호가 제1레벨에서 제2레벨로 변환되는 경우 제1클럭신호와 동기적으로 제1클럭신호의 출력을 단속하는 단계와, 상기 제1클럭신호가 단속된 후 제2클럭신호를 출력하는 단계, 상기 주파수스위칭신호가 제1레벨로 복귀되는 경우 상기 제2클럭신호와 동기적으로 그 제2클럭신호의 출력을 단속하는 단계 및, 이 제2클럭신호가 단속된 다음 상기 제1클럭신호와 동기적으로 그 제1클럭신호를 출력하는 단계로 구성된 것을 특징으로 하는 클럭신호스위칭방법.
  7. 제1주파수의 제1클럭신호와 제2주파수의 제2클럭신호 및 주파수스위칭신호가 인가되는 입력단과, 상기 1클럭신호와 제2클럭신호중 어느 하나의 클럭신호가 출력되는 출력단을 갖추고서, 상기 주파수스위칭신호에 의해 제1 및 제2클럭신호중 어느 하나의 신호를 선택, 출력하는 클럭신호스위칭회로에 있어서, 상기 제1 및 제2클럭신호중 하나의 신호를 출력하는 수단과, 상기 주파수스위칭신호가 인가되는 경우 상기 제1클럭신호의 출력이 단속되도록 상기 출력수단을 단속하는 수단 및, 상기 주파수스위칭신호가 인가되는 경우 상기 출력수단이 상기 제1클럭신호의 최소한 하나의 후속 클럭펄스가 경과된 후 펄스에 동기적으로 상기 제2클럭신호를 출력하도록 하는 수단을 구비하여 구성된 것을 특징으로하는 클럭신호스위칭회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890013967A 1988-09-28 1989-09-28 클럭신호스위칭회로와 그 스위칭방법 KR960003062B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63240713A JP2739964B2 (ja) 1988-09-28 1988-09-28 クロック切替回路
JP63-240713 1988-09-28

Publications (2)

Publication Number Publication Date
KR900005264A true KR900005264A (ko) 1990-04-13
KR960003062B1 KR960003062B1 (ko) 1996-03-04

Family

ID=17063602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890013967A KR960003062B1 (ko) 1988-09-28 1989-09-28 클럭신호스위칭회로와 그 스위칭방법

Country Status (4)

Country Link
US (1) US5099141A (ko)
JP (1) JP2739964B2 (ko)
KR (1) KR960003062B1 (ko)
FR (1) FR2637096B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562483B1 (ko) * 1998-09-04 2006-06-01 삼성전자주식회사 버스 클락 주파수 변환 방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04288607A (ja) * 1991-03-18 1992-10-13 Sharp Corp クロック信号切り換え回路
JPH04287458A (ja) * 1991-03-18 1992-10-13 Fujitsu Ltd シリアルインターフェースの伝送速度制御方式およびデータ伝送を行う装置
US5289050A (en) * 1991-03-29 1994-02-22 Victor Company Of Japan, Ltd. Clock signal selection circuit
GB9109445D0 (en) * 1991-05-01 1991-06-26 Ncr Co A circuit for glitch-free switching of asynchronous clock sources
US5381542A (en) * 1991-07-29 1995-01-10 Unisys Corporation System for switching between a plurality of clock sources upon detection of phase alignment thereof and disabling all other clock sources
US5231636A (en) * 1991-09-13 1993-07-27 National Semiconductor Corporation Asynchronous glitchless digital MUX
US5274678A (en) * 1991-12-30 1993-12-28 Intel Corporation Clock switching apparatus and method for computer systems
US5414308A (en) * 1992-07-29 1995-05-09 Winbond Electronics Corporation High frequency clock generator with multiplexer
US5418825A (en) * 1992-09-16 1995-05-23 Texas Instruments Incorporated Time-domain boundary bridge method and apparatus
EP0602422A1 (en) * 1992-12-15 1994-06-22 International Business Machines Corporation Dynamic frequency shifting with divide by one clock generators
US5357146A (en) * 1992-12-31 1994-10-18 At&T Bell Laboratories Glitch-free clock multiplexer
JP3425177B2 (ja) * 1993-03-24 2003-07-07 株式会社東芝 データ伝送システム
JPH06318123A (ja) * 1993-05-07 1994-11-15 Nec Ic Microcomput Syst Ltd 半導体集積回路
US5623223A (en) * 1994-10-12 1997-04-22 National Semiconductor Corporation Glitchless clock switching circuit
FR2726409B1 (fr) * 1994-10-28 1996-12-13 Suisse Electronique Microtech Multiplexeur de variables logiques
US5877636A (en) * 1996-10-18 1999-03-02 Samsung Electronics Co., Ltd. Synchronous multiplexer for clock signals
DE19844671C1 (de) * 1998-09-29 1999-10-07 Siemens Ag Spikefreie Taktumschaltung
US6292038B1 (en) * 1998-12-23 2001-09-18 Intel Corporation Smooth clock switching for power managed PCI adapters
US6453425B1 (en) 1999-11-23 2002-09-17 Lsi Logic Corporation Method and apparatus for switching clocks presented to synchronous SRAMs
US6642766B2 (en) * 2000-10-12 2003-11-04 Matsushita Electric Industrial Co., Ltd. Digital circuit, LSI including the same and method for removing noise
US6917608B1 (en) 2000-12-22 2005-07-12 National Semiconductor Corporation Microsequencer microcode bank switched architecture
US6963554B1 (en) 2000-12-27 2005-11-08 National Semiconductor Corporation Microwire dynamic sequencer pipeline stall
JP2003044161A (ja) * 2001-08-01 2003-02-14 Fujitsu Ltd クロック制御方法及びクロック制御回路並びにｉｃカードリード及び／又はライト装置
US6988215B2 (en) * 2001-09-14 2006-01-17 Medtronic, Inc. Method and apparatus for synchronization of clock domains
US6693477B2 (en) * 2001-10-22 2004-02-17 Research In Motion Limited Clock circuit for a microprocessor
US6900674B2 (en) * 2002-11-21 2005-05-31 Sun Microsystems, Inc. Method and circuitry for phase align detection in multi-clock domain
US7446588B2 (en) * 2003-12-11 2008-11-04 International Business Machines Corporation Highly scalable methods and apparatus for multiplexing signals
US6973155B2 (en) * 2004-03-25 2005-12-06 International Business Machines Corporation Highly scalable glitch-free frequency divider
US6972604B2 (en) * 2004-05-06 2005-12-06 International Business Machines Corporation Circuit for compensating LPF capacitor charge leakage in phase locked loop systems
US6980038B2 (en) * 2004-05-06 2005-12-27 International Business Machines Corporation Circuit for compensating charge leakage in a low pass filter capacitor of PLL systems
US7245161B2 (en) * 2005-09-15 2007-07-17 International Business Machines Corporation Apparatus and method for verifying glitch-free operation of a multiplexer
US20090315597A1 (en) * 2008-06-24 2009-12-24 Subba Reddy Kallam Clock Selection for a Communications Processor having a Sleep Mode
JP4640495B2 (ja) * 2008-11-27 2011-03-02 トヨタ自動車株式会社 電気絶縁型スイッチング素子駆動装置
FR2952770B1 (fr) * 2009-11-13 2011-11-25 Thales Sa Circuit de commutation d'horloges sans parasites
CN105406984B (zh) * 2015-10-22 2019-05-31 上海斐讯数据通信技术有限公司 一种实现主备倒换背板时钟的系统及方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3708686A (en) * 1970-04-30 1973-01-02 Lorain Prod Corp Frequency comparator
US4419629A (en) * 1980-06-25 1983-12-06 Sperry Corporation Automatic synchronous switch for a plurality of asynchronous oscillators
JPS59221114A (ja) * 1983-05-31 1984-12-12 Fujitsu Ltd クロツク信号切換回路
JPS59221115A (ja) * 1983-05-31 1984-12-12 Fujitsu Ltd クロツク信号切換回路
US4748417A (en) * 1985-02-05 1988-05-31 Siemens Aktiengesellschaft Method and circuit arrangement for switching a clock-controlled device having a plurality of operating statuses
JPS6228823A (ja) * 1985-07-31 1987-02-06 Toshiba Corp 信号切換回路
JPS62229491A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 携帯可能記録媒体の読取り／書込み装置
GB8615399D0 (en) * 1986-06-24 1986-07-30 Int Computers Ltd Switching circuit
JP2535848B2 (ja) * 1986-10-22 1996-09-18 ヤマハ株式会社 同期クロックの変更方法およびその装置
JPS63117514A (ja) * 1986-11-05 1988-05-21 Mitsubishi Electric Corp クロツク信号切換回路
GB2198012B (en) * 1986-11-20 1990-07-04 Sony Corp Clock signal multiplexers
US4789984A (en) * 1987-10-16 1988-12-06 American Telephone And Telegraph Company, At&T Bell Laboratories High-speed multiplexer circuit
US4988901A (en) * 1988-04-15 1991-01-29 Sharp Kabushiki Kaisha Pulse detecting device for detecting and outputting a pulse signal related to the slower frequency input pulse
US4853653A (en) * 1988-04-25 1989-08-01 Rockwell International Corporation Multiple input clock selector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562483B1 (ko) * 1998-09-04 2006-06-01 삼성전자주식회사 버스 클락 주파수 변환 방법

Also Published As

Publication number Publication date
FR2637096B1 (fr) 1994-12-16
FR2637096A1 (fr) 1990-03-30
KR960003062B1 (ko) 1996-03-04
JPH0290308A (ja) 1990-03-29
JP2739964B2 (ja) 1998-04-15
US5099141A (en) 1992-03-24

Similar Documents

Publication Publication Date Title
KR900005264A (ko) 클럭신호스위칭회로와 그 스위칭방법
KR850003479A (ko) 반도체 집적 회로
KR910008964A (ko) 분할비율이 변화될 수 있는 주파수 분할회로
KR870010688A (ko) 잡음펄스 억제회로
KR840000114A (ko) 위상 비교기
KR920022677A (ko) 주파수 체배기
KR850008567A (ko) 반도체 집적회로
KR920001523A (ko) 검출 회로를 포함하는 반도체 집적회로
KR930005033A (ko) 불휘발성 메모리회로
KR960026760A (ko) 펄스 신호 정형회로
KR910007281A (ko) 출력 제어 회로
KR970076821A (ko) 래치회로
KR920003769A (ko) 서라운드 제어회로
KR840005634A (ko) 클럭 재생회로
JPS55147821A (en) Digital filter
KR970008878A (ko) 클럭 스위칭 회로
KR950004646Y1 (ko) 디지탈 지연회로
KR920014006A (ko) 전화기의 펄스/톤 방식 자동 절환 회로
KR970019079A (ko) 클럭버퍼(Clock Buffer)회로
KR910002064A (ko) 전류 차동 릴레이(relay)
JPH01116815A (ja) クロック切換え回路
KR900008781A (ko) 플립플롭회로를 이용한 업-다운 계수기
KR890012450A (ko) 논리회로
JPS5637890A (en) Static sequence circuit
KR890006041A (ko) 톤 디코더

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100222

Year of fee payment: 15

EXPY Expiration of term