JPH0290308A - クロック切替回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばＩＣカード用リーダ・ライタに使用
されてＩＣカード動作用のクロック周波数等を切替える
クロック切替回路に関する。

（従来の技術） ＣＰＵ及びメモリ等が内蔵されたＩＣカードは、プリペ
イドカード等として多用されつつあるが規格上は未だ非
統−的な部分があり、例えば、ＣＰＵ動作用のクロック
の周波数は、４．９１５２　Ｍ　Ｈｚのものと３．５７
９５４５ＭＨｚのものとの２種類がある。このため、Ｉ
Ｃカードに対する情報の書込み、読取りに使用されるリ
ーダ・ライタには、上記２種の周波数のクロックをそれ
ぞれ発振するクロック発振回路が備えられ、挿入された
ＩＣカードに対し、動作クロックが何れのものであるか
の確認動作を行ってから、その確認された周波数のクロ
ックでカード内のＣＰＵを動作させることが行われてい
る。

クロック切替回路は、このような動作クロックが何れの
周波数のものであるかの確認動作時、又はその確認動作
後に確認された周波数のクロックに切替える場合等にお
いて使用されるものであり、その回路構成としては、例
えば第４図に示すようなものが考えられている。

第４図中、１は第１のクロックである４、９１５２　Ｍ
　Ｈｚのクロック（以下、ｆ１クロックという）の入力
端子、２は第２のクロックである３゜５７９５４５ＭＨ
ｚのクロック（以下、ｆ２クロックという）の入力端子
、３は周波数切替信号（以ＴＳμｉ１．：切替ｍ号とい
うりのλ力着子てあり、ｆ１クロックの入力端子１及び
切替信号の入力端子３が第１のＮＡＮＤゲート４の入力
端子に接続され、ｆ２クロックの入力端子２が第２のＮ
ＡＮＤゲート５の一方の入力端子に接続されるとともに
、切替信号の入力端子３がインバータ６を介してその第
２のＮＡＮＤゲート５の他方の入力端子に接続されてい
る。また、第１、第２のＮＡＮＤゲート４．５の各出力
端子が第３のＮＡＮＤゲト７の入力端子に接続され、こ
の第３のＮＡＮＤゲートグー出力端子から、ｆ１クロ・
ツク又はｆ２クロックが切替え出力されるようになって
いる。

第５図は、上述のクロック切替回路における各信号のタ
イミングチャートを示したものであり、同図（ａ）はｆ
１クロック、同図（ｂ）はｆ２クロック、同図（Ｃ）は
切替信号を示しており、切替信号は、ＨレベルとＬレベ
ルの２レベルに変化する信号からなっている。そして、
切替信号がＨレベルのとき、第１のＮＡＮＤゲート４が
開路してその出力端子にｆ１クロックが現われ、一方、
第２（７）ＮＡＮＤゲート５は閉路してその出力はＨレ
ベルとなり、第３のＮＡＮＤゲートグーらはｆｌ　クロ
ックが出力される。

次いで、このｆ１クロックの出力中に切替信号がＨレベ
ルからＬレベルに切替ると、この切替タイミングで、上
記とは逆に第１のＮＡＮＤゲート４が直ちに閉路してそ
の出力はＨレベルとなり（第５図（ｄ））　、一方、第
２のＮＡＮＤゲート５は開路してその出力端子にｆ２ク
ロックが現われ（第５図（ｅ））　、第３のＮＡＮＤゲ
ートグーらはｆ２クロックが切替え出力される（第５図
（ｆ））。また、ｆ２クロックの出力中に、切替信号が
ＬレベルからＨレベルに切替ると、この切替タイミング
で直ちに第１のＮＡＮＤゲート４が開路し、第２のＮＡ
ＮＤゲート５が閉路して、前述の状態に戻り、第３のＮ
ＡＮＤゲートグーらはｆ１クロックが切替え出力される
。

（発明が解決しようとする課題） 従来のクロック切替回路では、切替信号がＨレベルから
Ｌレベル又はその逆に切替ったとき、その切替タイミン
グで直ちに第１のＮＡＮＤゲト４及び第２のＮＡＮＤゲ
ート５が、開路又は閉路して第３のＮＡＮＤゲートグー
らｆ、クロックとｆ２クロックとが切替え出力されるよ
うになっていた。このため、その切替タイミングによっ
ては、第３のＮＡＮＤゲートから切替え出力されるクロ
ック中のｆ１クロックとｆ２クロックの切替え部分に、
第５図（ｆ）中、＊印で示すように、ｆｌ　クロック又
はｆ２クロックのクロック幅とは異なるクロック幅の変
動部分が生じてしまう。したがって、このようなりロッ
クでＩＣカード中のＣＰＵ等を駆動すると誤動作を生じ
させる恐れがあるので、このような従来のクロック切替
回路を内蔵したＩＣカード用リーダ・ライタては、クロ
ック切替回路によるクロックの切替えの際は、リセット
信号（第５図（ｇ））によりＩＣカードを一旦リセット
し、クロック周波数が切替った後に、そのリセットを解
除してＩＣカードを起動させるということが行われてい
た。しかし、このようにリセット動作を行わせるように
すると、ソフトウウア上の負担が大きくなってしまうと
ともに、処理時間が長くなってしまうという問題があっ
た。

この発明は上記事情に基づいてなされたもので、クロッ
ク幅の変動部分を生じさせることなくｆ＋ツクックとｆ
２クロックとを切替え出力させることができて、ＩＣカ
ードリーグ・ライタ等に適用したとき、クロック周波数
の切替えの際に、誤動作防止の目的でＩＣカードを一旦
リセットさせる必要のないクロック切替開路を提供する
ことを目的とする。

［発明の構成］ （課題を解決するための手段） この発明は上記課題を解決するために、第１のクロック
と該第１のクロックとは周波数の異なる第２のクロック
とを入力し、切替信号により当該第１のクロックと第２
のクロックとを切替え出力するクロック切替回路であっ
て、前記第１のクロックを入力し前記切替信号で当該第
１のクロックに同期して開路し該第１のクロックを出力
させるとともに、該第１のクロックの出力中に前記切替
信号が入力した時に閉路する第１の切替手段と、前記第
２のクロックを入力し、前記第１のクロックの出力中に
前記切替信号により前記第１の切替手段が閉路したのち
、当該第２のクロックに同期して開路し該第２のクロッ
クを出力させるとともに、該第２のクロックの出力中に
前記切替信号が入力した時は前記第１の切替手段が開路
する前に当該第２のクロックに同期して閉路する第２の
切替手段とを有することを要旨とする。

（作用） 上記構成において、ｆ２クロック（第２のクロック）の
出力中に切替信号が入力した時は、当該ｆ２クロックに
同期して第２の切替手段が閉路し、ｆ２クロックの出力
が停止する。次いで第１の切替信号がｆ１クロック（第
１のクロック）に同期して開路し、当該ｆ１のクロック
が切替え出力される。

また、ｆ１クロックの出力中に切替信号が入力した時は
、第１の切替手段が閉路した後節２の切替手段がｆ２ク
ロックに同期して開路し、当該ｆ２クロックが切替え出
力される。

このように、切替信号が入力した時は、出力中のクロッ
クが停止した後、次のクロックを切替え出力させる切替
手段が、その切替え出力されるクロックに同期して開路
するので、その切替え部分に、クロック幅の変動部分が
生じることなく、ｆ１クロックとｆ２クロックとが切替
え出力される。

（実施例） 以下、この発明の実施例を第１図ないし第３図に基づい
て説明する。

まず、第１図を用いて、この実施例に係るクロック切替
回路の概要を説明すると、当該クロック切替回路１００
には、ｆ１１クロツク振回路２００及びｆ２２クロツク
振回路３００が接続され、また、切替信号入力端子４０
０からは、切替信号が入力されるようになっている。切
替信号は、前記と同様に、ＨレベルとＬレベルの２レベ
ルに変化する信号からなっており、クロック切替回路１
００は、切替信号がＨレベルのときはｆ１クロックを出
力し、Ｌレベルのときはｆ２クロックを切替え出力する
ようになっている。

次いで、第２図を用いて、クロック切替回路１００の内
部構成を説明する。

同図中、２０１はｆ１クロックの入力端子、３０１はｆ
２クロックの入力端子であり、ｆ１クロックの入力端子
２０１が第１のフリップフロップ１０１及び第２のフリ
ップフロップ１０２の各ＣＫ入力端子に接続され、第１
のフリップフロップ１０１のＱ出力端子が第２のフリッ
プフロップ１０２のＤ入力端子に接続されている。また
、第２のフリップフロップ１０２の０出力端子が第１の
ＮＡＮＤゲート１０３の一方の入力端子に接続されると
ともに、ｆ１クロックの入力端子２０１がインバータ１
０４を介してその第１のＮＡＮＤゲート１０３の他方の
入力端子に接続されている。

上記第１のフリップフロップ１０１、第２のフリップフ
ロップ１０２、第１のＮＡＮＤゲート１０３及びインバ
ータ１０４で、ｆｌ　クロックの入力端子２０１から入
力したｆ１クロックをオン、オフする第１の切替手段が
構成されている。

また、ｆ２クロックの入力端子３０１が第３のフリップ
フロップ１０５のＣＫ入力端子に接続され、その第３の
フリップフロップ１０５の０出力端子が第２のＮＡＮＤ
ゲート１０６の一方の入力端子に接続されるとともに、
ｆ２クロックの入力端子３０１がインバータ１０７を介
して第２のＮＡＮＤゲーグー　１０６の他方の入力端子
に接続されている。」二記第３のフリップフロップ１０
５、第２のＮＡＮＤゲー１グー１０６及びインバータ１
−０７で、ｆ２クロックの入力端子３０１−から入力し
たｆ２クロックをオン、オフする第２の切替手段が構成
されている。

上記第３のフリップフロップ１０５の０出力端子は、さ
らに第１のフリップフロップ１０１におけるＤ入力端子
に接続され、電源電圧ＶＣＣの入力端子が、第３のフリ
ップフロップ１０５におけるＳ（セット）入力端子とＲ
（リセット）入力端子及び第１、第２のフリップフロッ
プ１０１．１０２における各Ｒ入力端子に接続されてい
る。

一方、切替信号入力端子４００が、第１、第２のフリッ
プフロップ１０１．１．０２における各Ｓ入力端子及び
第３のフリップフロップ１０５のＤ入力端子に接続され
ている。

そして、第１−１第２のＮＡＮＤゲート１−０３．１０
６の各出力端子が第３のＮＡＮＤゲートグー８の入力端
子に接続され、この第３のＮＡＮＤゲト１０８の出力端
子から、ｆｌ　クロック又はｆ２クロックが切替え出力
されるようになっている。

次に、第３図を用いて上述のように構成されたクロック
切替回路の作用を説明する。

第５図（ａ）はｆ１クロック、同図（ｂ）はｆ２クロッ
ク、同図（Ｃ）は切替信号をそれぞれ示している。

まず、切替信号がＨレベルのときは、第３のフリップフ
ロップ１０５の０出力がＬレベルとなり、第２のＮＡＮ
Ｄゲート１０６が閉路する。一方、第１のフリップフロ
ップ１０１のＱ出力がＬレベルで、第２のフリップフロ
ップ１０２のＯ出力がＨレベルとなり、第１のＮＡＮＤ
ゲート１０Ｂが開路する。このとき、第２のＮＡＮＤゲ
ート１０６の出力はＨレベルとなっていて第３のＮＡＮ
Ｄゲートグー８も開路しているので、その第３のＮＡＮ
Ｄゲート１０８からｆｌ　クロックが出力される（第３
図（ｇ））。

次いで、このｆ、　クロックの出力中に切替信号がＨレ
ベルからＬレベルになると、このＬレベル切替信号が、
第１、第２のフリップフロップ１０１．１０２のＳ入力
端子に人力し、当該節２のフリップフロップ１０２の０
出力がＬレベルとなり（第３図（ｆ））　、第１のＮＡ
ＮＤゲー１グー１．０３が閉路してｆｌ　クロックの出
力が停止される。

方、このｆ１クロックの停止後、ｆ２クロックの立上り
、即ち、このｆ２クロックに同期して第３のフリップフ
ロップ１０５の○出力がＨレベルに転じ（第３図（ｄ）
）　、第２のＮＡＮＤゲート１０６が開路する。このと
き、第１のＮＡＮＤゲト１０３の出力はＨレベルとなっ
ていて第３のＮＡＮＤゲート１０８も開路しているので
、その第３のＮＡＮＤゲート１０８からはｆ２クロック
が切替え出力される（第３図（ｈ））。

また、ｆ２クロックの出力中に、切替信号がＬレベルか
らＨレベルになると、このｆ２クロックの立上り、即ち
、ｆ２クロックに同期して第３のフリップフロップ１０
５のＱ出力が、Ｌレベルに転じ（第３図（ｄ））、第２
のＮＡＮＤゲート１０６が閉路してｆ２クロックの出力
が停止される。次いで、このｆ２クロックの停止後、ｆ
１クロックの立上り、即ち、このｆｌ　クロックに同期
して、順次、第１のフリップフロップ１０１のＱ出力が
Ｌレベル、第２のフリップフロップ１０２の０出力がＨ
レベルに転じ（第３図（ｅ）、（ｆ））、第１のＮＡＮ
Ｄゲート１０３が開路する。このとき前述と同様にして
第３のＮＡＮＤゲート１０８も開路しているので、その
第３のＮＡＮＤゲー１グー１０８からはｆｌ　クロック
が切替え出力される（第３図（ｇ））。

このように、切替信号がＨレベルとＬレベルとの間で切
替ると、出力中のクロックが停止した後、次のクロック
を切替え出力させる切替手段が、その切替え出力される
クロックに同期して開路するので、その切替え部分に、
クロック幅の変動部分が生じることなく、ｆ、クロック
とｆ２クロックとが正常に切替え出力される（第３図（
ｉ））。

［発明の効果］ 以上説明したように、この発明によれば、切替信号が人
力した時、出力中のクロックが停止した後、次のクロッ
クを切替え出力させる切替手段が、その切替え出力され
るクロックに同期して開路するので、その切替え部分に
クロック幅の変動部分を生じさせることなく、ｆ１クロ
ックとｆ２クロックとを正常に切替え出力させることが
できるという利点がある。

したかって、ＩＣカードリーダ・ライタ等に適用したと
き、クロック周波数の切替えの際に、誤動作防止の目的
でＩＣカードを一旦リセットさせる必要がなくなり、ソ
フトウェア上の負担を軽減することができるとともに処
理時間の短縮を図ることができる。

【図面の簡単な説明】

第１図ないし第３図はこの発明に係るクロック切替回路
の実施例を示すもので、第１図はブロック図、第２図は
回路図、第３図はクロック及び切替信号等のタイミング
チャート、第４図は従来のクロック切替回路を示す回路
図、第５図は同上従来例におけるクロック及び切替信号
等のタイミドである。 ：第１のフリップフロップ、 ：第２のフリップフロップ、 ：第１、第２のフリップフロップとともに第１の切替手
段を構成する第１のＮ ＡＮＤゲート、 ：第３のフリップフロップ、 ：第３のフリップフロップとともに第２の切替手段を構
成する第２のＮＡＮＤ ゲート、 ２０１：第１のクロックの入力端子、 ３０１：第２のクロックの入力端子、 ４００：切替信号入力端子。 ングチヤ

Claims (1)

1. 【特許請求の範囲】 第１のクロックと該第１のクロックとは周波数の異なる
   第２のクロックとを入力し、切替信号により当該第１の
   クロックと第２のクロックとを切替え出力するクロック
   切替回路であって、前記第１のクロックを入力し前記切
   替信号で当該第１のクロックに同期して開路し該第１の
   クロックを出力させるとともに、該第１のクロックの出
   力中に前記切替信号が入力した時に閉路する第１の切替
   手段と、 前記第２のクロックを入力し、前記第１のクロックの出
   力中に前記切替信号により前記第１の切替手段が閉路し
   たのち、当該第２のクロックに同期して開路し該第２の
   クロックを出力させるとともに、該第２のクロックの出
   力中に前記切替信号が入力した時は前記第１の切替手段
   が開路する前に当該第２のクロックに同期して閉路する
   第２の切替手段と を有することを特徴とするクロック切替回路。