JPH0944467A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0944467A JPH0944467A JP7191625A JP19162595A JPH0944467A JP H0944467 A JPH0944467 A JP H0944467A JP 7191625 A JP7191625 A JP 7191625A JP 19162595 A JP19162595 A JP 19162595A JP H0944467 A JPH0944467 A JP H0944467A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- input
- circuit
- mode switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
Abstract
(57)【要約】
【課題】 電気的書き込み可能な不揮発性メモリ内蔵の
マイクロコンピュータの端子数増加を防止する。 【課題解決手段】 実動作モードとテストモードの切り
替え制御信号の入力と、不揮発性メモリへのデータ書き
込み時、或いは消去時に必要となる高電圧の供給の双方
に共用される、モード切り替え兼不揮発性メモリ用高電
圧電源端子１１を設ける。
マイクロコンピュータの端子数増加を防止する。 【課題解決手段】 実動作モードとテストモードの切り
替え制御信号の入力と、不揮発性メモリへのデータ書き
込み時、或いは消去時に必要となる高電圧の供給の双方
に共用される、モード切り替え兼不揮発性メモリ用高電
圧電源端子１１を設ける。
Description
【０００１】
【発明の属する技術分野】本発明はマイクロコンピュー
タに係るものであり、特に、電気的に書き込み可能な不
揮発性メモリ（ＥＰＲＯＭ，ＥＥＰＲＯＭ、フラッシュ
メモリ等）を内蔵して成るマイクロコンピュータに関す
るものである。
タに係るものであり、特に、電気的に書き込み可能な不
揮発性メモリ（ＥＰＲＯＭ，ＥＥＰＲＯＭ、フラッシュ
メモリ等）を内蔵して成るマイクロコンピュータに関す
るものである。
【０００２】
【従来の技術】通常マイクロコンピュータのプログラム
ＲＯＭとしてはマスクＲＯＭが用いられるが、これを、
ＥＥＰＲＯＭ等の電気的に書き込み可能な不揮発性メモ
リで構成することにより、メーカ・サイドのみならず、
ユーザ・サイドに於いても、プログラムデータの書き込
み、変更を可能としたマイクロコンピュータがある。或
いは、データメモリとして不揮発性メモリを内蔵したマ
イクロコンピュータ（例えば、ＩＣカード用マイコン
等）もある。
ＲＯＭとしてはマスクＲＯＭが用いられるが、これを、
ＥＥＰＲＯＭ等の電気的に書き込み可能な不揮発性メモ
リで構成することにより、メーカ・サイドのみならず、
ユーザ・サイドに於いても、プログラムデータの書き込
み、変更を可能としたマイクロコンピュータがある。或
いは、データメモリとして不揮発性メモリを内蔵したマ
イクロコンピュータ（例えば、ＩＣカード用マイコン
等）もある。
【０００３】かかる、電気的書き込み可能な不揮発性メ
モリ内蔵のマイクロコンピュータに於いては、データ書
き込み、或いは消去のために、通常の電源電圧よりも高
い高電圧を必要とする。この書き込み（消去）用高電圧
の供給のために、従来に於いては、マイクロコンピュー
タ内部に高電圧発生用の回路を設ける構成、或いは、新
たな端子として不揮発性メモリ用高電圧電源端子を追加
する構成が採られていた。
モリ内蔵のマイクロコンピュータに於いては、データ書
き込み、或いは消去のために、通常の電源電圧よりも高
い高電圧を必要とする。この書き込み（消去）用高電圧
の供給のために、従来に於いては、マイクロコンピュー
タ内部に高電圧発生用の回路を設ける構成、或いは、新
たな端子として不揮発性メモリ用高電圧電源端子を追加
する構成が採られていた。
【０００４】図２に、後者の場合の従来の一般的な不揮
発性メモリを内蔵したマイクロコンピュータの端子構成
例を示す。すなわち、マイクロコンピュータ１には、通
常の電源電圧供給用のＶＤＤ端子２、基準電位である接
地電圧供給用のＧＮＤ端子３、マイクロコンピュータの
ハードウェア・リセット信号が供給されるリセット端子
４、外部発振回路が接続される発振端子５、外部へのデ
ータ出力用の出力端子８、外部よりのデータ入力用の入
力端子９、データ入力とデータ出力に共用される入出力
端子１０、及び通常の実動作モードとテストモードの切
り替え制御信号が入力されるモード切り替え端子６が存
在し、更に、これらに加えて、不揮発性メモリへのデー
タ書き込み時、或いは消去時に必要となる高電圧供給用
の不揮発性メモリ用高電圧電源端子７が存在する。
発性メモリを内蔵したマイクロコンピュータの端子構成
例を示す。すなわち、マイクロコンピュータ１には、通
常の電源電圧供給用のＶＤＤ端子２、基準電位である接
地電圧供給用のＧＮＤ端子３、マイクロコンピュータの
ハードウェア・リセット信号が供給されるリセット端子
４、外部発振回路が接続される発振端子５、外部へのデ
ータ出力用の出力端子８、外部よりのデータ入力用の入
力端子９、データ入力とデータ出力に共用される入出力
端子１０、及び通常の実動作モードとテストモードの切
り替え制御信号が入力されるモード切り替え端子６が存
在し、更に、これらに加えて、不揮発性メモリへのデー
タ書き込み時、或いは消去時に必要となる高電圧供給用
の不揮発性メモリ用高電圧電源端子７が存在する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の技術には、以下に示す問題点があった。
来の技術には、以下に示す問題点があった。
【０００６】まず、高電圧発生回路内蔵型の場合は、規
模の大きな回路を内蔵させなければならず、コストアッ
プにつながるという問題点があった。
模の大きな回路を内蔵させなければならず、コストアッ
プにつながるという問題点があった。
【０００７】また、端子追加型の場合も、チップサイズ
が、その分大きくなるばかりでなく、端子数の増加と形
状の変化を招くという問題があり、使用する側にとって
使い勝手の悪いものとなるという問題点があった。
が、その分大きくなるばかりでなく、端子数の増加と形
状の変化を招くという問題があり、使用する側にとって
使い勝手の悪いものとなるという問題点があった。
【０００８】本発明は、上記従来の問題点を解決するべ
くなされたものである。
くなされたものである。
【０００９】
【課題を解決するための手段】本発明をマイクロコンピ
ュータは、電気的に書き込み可能な不揮発性メモリを内
蔵して成るマイクロコンピュータに於いて、実動作モー
ドとテストモードとのモード切り替え端子を、上記不揮
発性メモリへのデータ書き込み時に必要な高電圧の入力
端子に兼用したことを特徴とするものである。
ュータは、電気的に書き込み可能な不揮発性メモリを内
蔵して成るマイクロコンピュータに於いて、実動作モー
ドとテストモードとのモード切り替え端子を、上記不揮
発性メモリへのデータ書き込み時に必要な高電圧の入力
端子に兼用したことを特徴とするものである。
【００１０】また、単に兼用する構成だけでは、データ
書き込み（消去）用の高電圧がモード切り替え回路に直
接印加され、該回路を構成する素子の破壊等を招来する
可能性がある。これに対処するため、本発明のマイクロ
コンピュータは、更に、兼用端子とモード切り替え回路
との間に、入力高電圧を通常の電源電圧レベルの電圧に
レベル変換する電圧調整回路を設けたことを特徴とする
ものである。該電圧調整回路の挿入により、入力高電圧
が直接モード切り替え回路に印加されることが防止され
る。しかしながら、上述の構成のみでは、不揮発性メモ
リ用高電圧の入力によって、意図されないモードの切り
替えが生じるおそれがある。これに対処するため、本発
明のマイクロコンピュータは、更に、上記電圧調整回路
とモード切り替え回路との間に、リセット時のみ、上記
電圧調整回路の出力をモード切り替え回路に伝達する伝
達制御手段を設けたことを特徴とするものである。これ
により、リセット時に、兼用端子に不揮発性メモリ用高
電圧が印加されることが無い限り、不揮発性メモリ用高
電圧の印加によって、意図されないモードの切り替えが
生じることは無い。
書き込み（消去）用の高電圧がモード切り替え回路に直
接印加され、該回路を構成する素子の破壊等を招来する
可能性がある。これに対処するため、本発明のマイクロ
コンピュータは、更に、兼用端子とモード切り替え回路
との間に、入力高電圧を通常の電源電圧レベルの電圧に
レベル変換する電圧調整回路を設けたことを特徴とする
ものである。該電圧調整回路の挿入により、入力高電圧
が直接モード切り替え回路に印加されることが防止され
る。しかしながら、上述の構成のみでは、不揮発性メモ
リ用高電圧の入力によって、意図されないモードの切り
替えが生じるおそれがある。これに対処するため、本発
明のマイクロコンピュータは、更に、上記電圧調整回路
とモード切り替え回路との間に、リセット時のみ、上記
電圧調整回路の出力をモード切り替え回路に伝達する伝
達制御手段を設けたことを特徴とするものである。これ
により、リセット時に、兼用端子に不揮発性メモリ用高
電圧が印加されることが無い限り、不揮発性メモリ用高
電圧の印加によって、意図されないモードの切り替えが
生じることは無い。
【００１１】また、上記電圧調整回路とモード切り替え
回路との間に、リセット時のみ、上記電圧調整回路の出
力を伝達する伝達制御手段を設ける構成では、リセット
時に於いてのみ、兼用端子への入力によってモード設定
が行われるのみである。本発明は、更に、リセット時以
外に於いても、マイコン内部信号により、モード設定を
可能とすべく、モード切り替え制御レジスタ及び、該制
御レジスタの出力と上記電圧調整回路の出力とに基づい
て上記モード切り替え回路への入力信号を作成する入力
制御論理回路を設けたことを特徴とするものである。例
えば、上記制御レジスタとして、マイコン内部信号でセ
ットされ、リセット信号でリセットされるフラグを設
け、また、上記入力制御論理回路として、制御フラグの
反転出力と電圧調整回路の出力とを入力とする論理積ゲ
ートを設ける。これによれば、リセット時には、電圧調
整回路の出力が、モード切り替え回路へ入力され、該信
号によりモード設定が行われる。また、リセット時以外
に於いて、マイコン内部信号により上記フラグがセット
されると、論理積ゲートの出力は、電圧調整回路の出力
レベルにかかわらず、“０”となり、これに基づくモー
ド設定（例えば、実動作モードの設定）が行われる。
回路との間に、リセット時のみ、上記電圧調整回路の出
力を伝達する伝達制御手段を設ける構成では、リセット
時に於いてのみ、兼用端子への入力によってモード設定
が行われるのみである。本発明は、更に、リセット時以
外に於いても、マイコン内部信号により、モード設定を
可能とすべく、モード切り替え制御レジスタ及び、該制
御レジスタの出力と上記電圧調整回路の出力とに基づい
て上記モード切り替え回路への入力信号を作成する入力
制御論理回路を設けたことを特徴とするものである。例
えば、上記制御レジスタとして、マイコン内部信号でセ
ットされ、リセット信号でリセットされるフラグを設
け、また、上記入力制御論理回路として、制御フラグの
反転出力と電圧調整回路の出力とを入力とする論理積ゲ
ートを設ける。これによれば、リセット時には、電圧調
整回路の出力が、モード切り替え回路へ入力され、該信
号によりモード設定が行われる。また、リセット時以外
に於いて、マイコン内部信号により上記フラグがセット
されると、論理積ゲートの出力は、電圧調整回路の出力
レベルにかかわらず、“０”となり、これに基づくモー
ド設定（例えば、実動作モードの設定）が行われる。
【００１２】また、上記電圧調整回路とモード切り替え
回路との間に、リセット時のみ、上記電圧調整回路の出
力を上記モード切り替え回路に伝達する伝達制御手段を
設ける構成では、通常の電源電圧レベルの電圧の兼用端
子への入力により、テストモードの設定が行われる場
合、ユーザ側に於ける実動作モードに於いて、兼用端子
に不揮発性メモリ用の高電圧電源を直結した状態でリセ
ットを実行することができない。何故なら、モードがテ
ストモードに切り替わってしまうからである。本発明
は、更に、これに対処するため、上記兼用端子とモード
切り替え回路との間に、高電圧検出回路を含み、上記兼
用端子への入力が通常の電源電圧レベルの電圧であると
きはテストモード指定信号を、また、上記兼用端子への
入力が接地電圧又は上記書き込み用高電圧であるときは
実動作モード指定信号を出力する電圧変換回路を設け、
更に、該電圧変換回路とモード切り替え回路との間に、
リセット時のみ、上記電圧変換回路の出力を上記モード
切り替え回路に伝達する伝達制御手段を設けたことを特
徴とするものである。これによれば、ユーザ側に於ける
実動作モードに於いて、兼用端子に不揮発性メモリ用高
電圧電源を直結した状態でリセットを実行しても、モー
ドは実動作モードが維持されるものである。
回路との間に、リセット時のみ、上記電圧調整回路の出
力を上記モード切り替え回路に伝達する伝達制御手段を
設ける構成では、通常の電源電圧レベルの電圧の兼用端
子への入力により、テストモードの設定が行われる場
合、ユーザ側に於ける実動作モードに於いて、兼用端子
に不揮発性メモリ用の高電圧電源を直結した状態でリセ
ットを実行することができない。何故なら、モードがテ
ストモードに切り替わってしまうからである。本発明
は、更に、これに対処するため、上記兼用端子とモード
切り替え回路との間に、高電圧検出回路を含み、上記兼
用端子への入力が通常の電源電圧レベルの電圧であると
きはテストモード指定信号を、また、上記兼用端子への
入力が接地電圧又は上記書き込み用高電圧であるときは
実動作モード指定信号を出力する電圧変換回路を設け、
更に、該電圧変換回路とモード切り替え回路との間に、
リセット時のみ、上記電圧変換回路の出力を上記モード
切り替え回路に伝達する伝達制御手段を設けたことを特
徴とするものである。これによれば、ユーザ側に於ける
実動作モードに於いて、兼用端子に不揮発性メモリ用高
電圧電源を直結した状態でリセットを実行しても、モー
ドは実動作モードが維持されるものである。
【００１３】
【発明の実施の形態】以下、実施例に基づいて本発明を
詳細に説明する。
詳細に説明する。
【００１４】図１は本発明の実施例の端子構成図であ
る。本実施例の不揮発性メモリ内蔵マイクロコンピュー
タ１には、通常の電源電圧供給用のＶＤＤ端子２、基準
電位である接地電圧供給用のＧＮＤ端子３、マイクロコ
ンピュータのハードウェア・リセット信号が供給される
リセット端子４、外部発振回路が接続される発振端子
５、外部へのデータ出力用の出力端子８、外部よりのデ
ータ入力用の入力端子９、データ入力とデータ出力に共
用される入出力端子１０が存在し、更に、通常の実動作
モードとテストモード切り替え制御信号の入力と、不揮
発性メモリへのデータ書き込み時、或いは消去時に必要
となる高電圧の供給の双方に共用される、モード切り替
え兼不揮発性メモリ用高電圧電源端子１１が存在する。
る。本実施例の不揮発性メモリ内蔵マイクロコンピュー
タ１には、通常の電源電圧供給用のＶＤＤ端子２、基準
電位である接地電圧供給用のＧＮＤ端子３、マイクロコ
ンピュータのハードウェア・リセット信号が供給される
リセット端子４、外部発振回路が接続される発振端子
５、外部へのデータ出力用の出力端子８、外部よりのデ
ータ入力用の入力端子９、データ入力とデータ出力に共
用される入出力端子１０が存在し、更に、通常の実動作
モードとテストモード切り替え制御信号の入力と、不揮
発性メモリへのデータ書き込み時、或いは消去時に必要
となる高電圧の供給の双方に共用される、モード切り替
え兼不揮発性メモリ用高電圧電源端子１１が存在する。
【００１５】このように、実動作モードとテストモード
とのモード切り替え端子を、不揮発性メモリ用高電圧電
源端子に兼用する構成とすることにより、チップサイズ
の増大を防止できると共に、端子数の増加と形状の変化
も全く生じないものである。図３は、請求項２に係る本
発明の一実施例の構成図である。図に於いて、１１はモ
ード切り替えと不揮発性メモリ用高電圧の供給とに兼用
される兼用端子であり、不揮発性メモリ用高電圧電源線
１２には直結されている。一方、モード切り替え回路１
３との間には、入力高電圧を通常の電源電圧レベルの電
圧に変換する（通常の電源電圧、または接地電圧は、そ
のまま出力する）電圧調整回路１７が介挿されている。
該電圧調整回路１７は、２段のインバータ回路１４及び
１５から成る。１段目のインバータ１４は、通常の電源
電圧（“１”）及びそれよりも高電圧である不揮発性メ
モリ用高電源電圧の入力に対し、接地電圧（“０”）を
出力し、接地電圧の入力に対し、通常の電源電圧を出力
する高耐圧インバータである。また、２段目のインバー
タ１５は、１段目のインバータ１４で反転したレベルを
元に戻すための、接地電圧━通常電源電圧間で動作する
インバータである。
とのモード切り替え端子を、不揮発性メモリ用高電圧電
源端子に兼用する構成とすることにより、チップサイズ
の増大を防止できると共に、端子数の増加と形状の変化
も全く生じないものである。図３は、請求項２に係る本
発明の一実施例の構成図である。図に於いて、１１はモ
ード切り替えと不揮発性メモリ用高電圧の供給とに兼用
される兼用端子であり、不揮発性メモリ用高電圧電源線
１２には直結されている。一方、モード切り替え回路１
３との間には、入力高電圧を通常の電源電圧レベルの電
圧に変換する（通常の電源電圧、または接地電圧は、そ
のまま出力する）電圧調整回路１７が介挿されている。
該電圧調整回路１７は、２段のインバータ回路１４及び
１５から成る。１段目のインバータ１４は、通常の電源
電圧（“１”）及びそれよりも高電圧である不揮発性メ
モリ用高電源電圧の入力に対し、接地電圧（“０”）を
出力し、接地電圧の入力に対し、通常の電源電圧を出力
する高耐圧インバータである。また、２段目のインバー
タ１５は、１段目のインバータ１４で反転したレベルを
元に戻すための、接地電圧━通常電源電圧間で動作する
インバータである。
【００１６】このように、兼用端子１１とモード切り替
え回路１３との間に、入力高電圧を通常の電源電圧にレ
ベル変換する電圧調整回路１７を介挿させる構成とする
ことにより、モード切り替え回路１３に不揮発性メモリ
用高電圧が直接印加されることが防止されるものであ
る。
え回路１３との間に、入力高電圧を通常の電源電圧にレ
ベル変換する電圧調整回路１７を介挿させる構成とする
ことにより、モード切り替え回路１３に不揮発性メモリ
用高電圧が直接印加されることが防止されるものであ
る。
【００１７】しかしながら、図３の構成では、不揮発性
メモリ用高電圧の入力によって、意図されないモードの
切り替えが生じるおそれがある。この問題点を解決し
た、請求項３に係る本発明の一実施例の構成図を図４に
示す。
メモリ用高電圧の入力によって、意図されないモードの
切り替えが生じるおそれがある。この問題点を解決し
た、請求項３に係る本発明の一実施例の構成図を図４に
示す。
【００１８】図３の構成に追加して、電圧調整回路１７
とモード切り替え回路１３との間に、リセット信号１８
をクロックとするＤ型フリップフロップ１６が設けられ
ている。電圧調整回路１７の出力は、Ｄ型フリップフロ
ップ１６の入力（Ｄ）に与えられ、出力（Ｑ）がモード
切り替え回路１３の入力となっている。
とモード切り替え回路１３との間に、リセット信号１８
をクロックとするＤ型フリップフロップ１６が設けられ
ている。電圧調整回路１７の出力は、Ｄ型フリップフロ
ップ１６の入力（Ｄ）に与えられ、出力（Ｑ）がモード
切り替え回路１３の入力となっている。
【００１９】この構成によれば、図５のタイミングチャ
ートに示すように、リセット信号（１８）出力時にの
み、電圧調整回路１７の出力信号がモード切り替え回路
１３に伝達される。したがって、リセット信号出力時以
外の期間に於いて、兼用端子１１に不揮発性メモリ用高
電圧（ＶＰＰ）が入力されることがあっても、或いは、
接地電圧（ＧＮＤ）が入力されることがあっても、その
時の電圧調整回路１７の出力は、モード切り替え回路１
３には入力されない。すなわち、モード切り替え回路の
入力は、以前の状態が維持される。
ートに示すように、リセット信号（１８）出力時にの
み、電圧調整回路１７の出力信号がモード切り替え回路
１３に伝達される。したがって、リセット信号出力時以
外の期間に於いて、兼用端子１１に不揮発性メモリ用高
電圧（ＶＰＰ）が入力されることがあっても、或いは、
接地電圧（ＧＮＤ）が入力されることがあっても、その
時の電圧調整回路１７の出力は、モード切り替え回路１
３には入力されない。すなわち、モード切り替え回路の
入力は、以前の状態が維持される。
【００２０】以下、詳細に説明する。
【００２１】まず、兼用端子１１に接地電圧を与えてリ
セットを実行すると、図５のＡのように、不揮発性メモ
リ用高電圧電源線１２が接地電圧、モード切り替え回路
１３への入力が“０”の状態になる。モード切り替え回
路１３は、入力“０”に応じて実動作モードまたはテス
トモードの何れかのモード設定を行う。この状態で、兼
用端子１１に不揮発性メモリ用高電圧電源を供給する
と、同図Ｂのように、不揮発性メモリ用高電圧電源線１
２には高電圧電源が供給されるが、モード切り替え回路
１３への入力は、Ｄ型フリップフロップ１６によって
“０”の状態のまま変化しない。
セットを実行すると、図５のＡのように、不揮発性メモ
リ用高電圧電源線１２が接地電圧、モード切り替え回路
１３への入力が“０”の状態になる。モード切り替え回
路１３は、入力“０”に応じて実動作モードまたはテス
トモードの何れかのモード設定を行う。この状態で、兼
用端子１１に不揮発性メモリ用高電圧電源を供給する
と、同図Ｂのように、不揮発性メモリ用高電圧電源線１
２には高電圧電源が供給されるが、モード切り替え回路
１３への入力は、Ｄ型フリップフロップ１６によって
“０”の状態のまま変化しない。
【００２２】このように、モード切り替え回路１３への
入力を“０”にしてラッチをかけてから、高電圧電源を
供給することによって、モード切り替え回路１３への入
力を“０”にしたまま、不揮発性メモリ用高電圧電源線
１２に高電圧電源を供給することが可能となる。
入力を“０”にしてラッチをかけてから、高電圧電源を
供給することによって、モード切り替え回路１３への入
力を“０”にしたまま、不揮発性メモリ用高電圧電源線
１２に高電圧電源を供給することが可能となる。
【００２３】また、兼用端子１１に不揮発性メモリ用高
電圧電源（或いは、通常の電源電圧でもよい）を供給し
て、リセットを実行すると、同図Ｃのように、不揮発性
メモリ用高電圧電源線１２には高電圧電源が供給され、
モード切り替え回路１３への入力は“１”状態になる。
モード切り替え回路１３は、入力“１”に応じてテスト
モードまたは実動作モードの何れかのモード設定を行
う。この状態で、兼用端子１１を接地電圧にすると、同
図Ｄのように、不揮発性メモリ用高電圧電源線１２は接
地電圧になるが、モード切り替え回路１３への入力は、
“１”の状態のままとなる。
電圧電源（或いは、通常の電源電圧でもよい）を供給し
て、リセットを実行すると、同図Ｃのように、不揮発性
メモリ用高電圧電源線１２には高電圧電源が供給され、
モード切り替え回路１３への入力は“１”状態になる。
モード切り替え回路１３は、入力“１”に応じてテスト
モードまたは実動作モードの何れかのモード設定を行
う。この状態で、兼用端子１１を接地電圧にすると、同
図Ｄのように、不揮発性メモリ用高電圧電源線１２は接
地電圧になるが、モード切り替え回路１３への入力は、
“１”の状態のままとなる。
【００２４】このように、モード切り替え回路１３への
入力を“１”にしてラッチをかけてから、接地電圧にす
ることによって、モード切り替え回路１３への入力を
“１”にしたまま、不揮発性メモリ用高電圧電源線１２
を接地電圧レベルにすることが可能となる。
入力を“１”にしてラッチをかけてから、接地電圧にす
ることによって、モード切り替え回路１３への入力を
“１”にしたまま、不揮発性メモリ用高電圧電源線１２
を接地電圧レベルにすることが可能となる。
【００２５】以上のように、モード切り替え回路１３へ
の入力が任意の状態で、不揮発性メモリ用高電圧電源線
１２に高電圧電源を供給し、また、接地電圧を供給する
ことが可能となるものである。
の入力が任意の状態で、不揮発性メモリ用高電圧電源線
１２に高電圧電源を供給し、また、接地電圧を供給する
ことが可能となるものである。
【００２６】しかしながら、上記図４の構成では、リセ
ット時にに於いてのみモード設定が可能で、リセット時
以外に於ける、また、マイコン内部信号によるモード切
り替えはできないものであった。この点に鑑み、リセッ
ト時以外に於いても、マイコン内部信号により、モード
切り替えを可能とすべく構成した、請求項４に係る本発
明の一実施例の構成図を図６に示す。図４の実施例との
相違点は、図４に於けるＤ型フリップフロップ１６が、
制御用フラグ（Ｄ型フリップフロップ）１９と、アンド
ゲート２０とに置き換わっている点である。
ット時にに於いてのみモード設定が可能で、リセット時
以外に於ける、また、マイコン内部信号によるモード切
り替えはできないものであった。この点に鑑み、リセッ
ト時以外に於いても、マイコン内部信号により、モード
切り替えを可能とすべく構成した、請求項４に係る本発
明の一実施例の構成図を図６に示す。図４の実施例との
相違点は、図４に於けるＤ型フリップフロップ１６が、
制御用フラグ（Ｄ型フリップフロップ）１９と、アンド
ゲート２０とに置き換わっている点である。
【００２７】図に於いて、１１は兼用端子であり、不揮
発性メモリ用高電圧電源線１２には直結されている。一
方、モード切り替え回路１３との間には、入力高電圧を
通常の電源電圧レベルの電圧に変換する（通常の電源電
圧、または接地電圧は、そのまま出力する）電圧調整回
路１７が介挿されている。該電圧調整回路１７の構成
は、図３（図４）と同一である。１９は制御用フラグで
あり、リセット信号２１により、リセットされると共
に、データバス中の制御フラグ用ビットの信号２２と書
き込み信号（クロック）２３の入力により、セットされ
る構成となっている。また、２０は、上記電圧調整回路
１７の出力と、制御フラグ１９の反転出力信号２４とを
その入力とするアンドゲートであり、該アンドゲート２
０の出力がモード切り替え回路１３の入力となってい
る。なお、本実施例は、モード切り替え回路１３への入
力が“１”のときテストモードの設定が行われ、同入力
が“０”のとき実動作モードの設定が行われる構成とな
っている。
発性メモリ用高電圧電源線１２には直結されている。一
方、モード切り替え回路１３との間には、入力高電圧を
通常の電源電圧レベルの電圧に変換する（通常の電源電
圧、または接地電圧は、そのまま出力する）電圧調整回
路１７が介挿されている。該電圧調整回路１７の構成
は、図３（図４）と同一である。１９は制御用フラグで
あり、リセット信号２１により、リセットされると共
に、データバス中の制御フラグ用ビットの信号２２と書
き込み信号（クロック）２３の入力により、セットされ
る構成となっている。また、２０は、上記電圧調整回路
１７の出力と、制御フラグ１９の反転出力信号２４とを
その入力とするアンドゲートであり、該アンドゲート２
０の出力がモード切り替え回路１３の入力となってい
る。なお、本実施例は、モード切り替え回路１３への入
力が“１”のときテストモードの設定が行われ、同入力
が“０”のとき実動作モードの設定が行われる構成とな
っている。
【００２８】上記構成によれば、リセット信号により制
御フラグ１９がリセットされている状態に於いて、兼用
端子１１の入力が通常の電源電圧又は不揮発性メモリ用
高電圧であれば、アンドゲート２０の２入力は共に
“１”となるので、その出力は“１”となり、モード切
り替え回路１３の入力が“１”となって、テストモード
の設定が行われる。テストモードに於いて、内蔵不揮発
性メモリのテストのために、兼用端子１１に高電圧が印
加されても、アンドゲート２０の出力は変化しないた
め、テストモードは維持される。
御フラグ１９がリセットされている状態に於いて、兼用
端子１１の入力が通常の電源電圧又は不揮発性メモリ用
高電圧であれば、アンドゲート２０の２入力は共に
“１”となるので、その出力は“１”となり、モード切
り替え回路１３の入力が“１”となって、テストモード
の設定が行われる。テストモードに於いて、内蔵不揮発
性メモリのテストのために、兼用端子１１に高電圧が印
加されても、アンドゲート２０の出力は変化しないた
め、テストモードは維持される。
【００２９】一方、リセット信号により制御フラグ１９
がリセットされている状態に於いて、兼用端子１１の入
力が接地電圧であれば、アンドゲート２０の入力の一方
が“０”となるため、その出力は“０”となり、モード
切り替え回路１３の入力が“０”となって実動作モード
の設定が行われる。この実動作モードに於いて、内蔵不
揮発性メモリへのデータ書き込み（消去）のための高電
圧が兼用端子１１に印加される場合、制御フラグ１９が
リセット状態のままで、その印加がなされると、アンド
ゲート２０の２入力が共に“１”となり、その出力が
“１”となって、モード切り替え回路１３への入力が
“０”から“１”に切り換わってしまう不都合が生じ
る。本実施例に於いては、上記高電圧の印加の前に、デ
ータバスの上記制御フラグ用ビットに“１”が出力さ
れ、また、書き込み信号が同フラグに入力されることに
よって、制御フラグ１９がセットされる。これにより、
アンドゲート２０の一方の入力が“０”となるので、高
電圧の印加により、電圧調整回路１７の出力が“１”と
なっても、アンドゲート２０の出力は、“０”の状態の
まま変化しない。したがって、モードも実動作モードが
維持され、実動作モードに於ける内蔵不揮発性メモリへ
のデータ書き込み（消去）を実行することができるもの
である。
がリセットされている状態に於いて、兼用端子１１の入
力が接地電圧であれば、アンドゲート２０の入力の一方
が“０”となるため、その出力は“０”となり、モード
切り替え回路１３の入力が“０”となって実動作モード
の設定が行われる。この実動作モードに於いて、内蔵不
揮発性メモリへのデータ書き込み（消去）のための高電
圧が兼用端子１１に印加される場合、制御フラグ１９が
リセット状態のままで、その印加がなされると、アンド
ゲート２０の２入力が共に“１”となり、その出力が
“１”となって、モード切り替え回路１３への入力が
“０”から“１”に切り換わってしまう不都合が生じ
る。本実施例に於いては、上記高電圧の印加の前に、デ
ータバスの上記制御フラグ用ビットに“１”が出力さ
れ、また、書き込み信号が同フラグに入力されることに
よって、制御フラグ１９がセットされる。これにより、
アンドゲート２０の一方の入力が“０”となるので、高
電圧の印加により、電圧調整回路１７の出力が“１”と
なっても、アンドゲート２０の出力は、“０”の状態の
まま変化しない。したがって、モードも実動作モードが
維持され、実動作モードに於ける内蔵不揮発性メモリへ
のデータ書き込み（消去）を実行することができるもの
である。
【００３０】最後に請求項５に係る本発明の実施例を、
その構成を示す図７に基づいて説明する。
その構成を示す図７に基づいて説明する。
【００３１】上記図４に示す実施例では、通常の電源電
圧の兼用端子１１への入力によりテストモードの設定が
行われる場合、ユーザ側に於ける実動作モードに於い
て、兼用端子１１に不揮発性メモリ用高電圧電源を直結
した状態で使用できないという問題点がある。何故なら
ば、リセット時にモード切り替え回路１３の入力が
“１”となってしまって、モードがテストモードに切り
替わってしまうからである。本実施例は、この点を解決
しているものである。
圧の兼用端子１１への入力によりテストモードの設定が
行われる場合、ユーザ側に於ける実動作モードに於い
て、兼用端子１１に不揮発性メモリ用高電圧電源を直結
した状態で使用できないという問題点がある。何故なら
ば、リセット時にモード切り替え回路１３の入力が
“１”となってしまって、モードがテストモードに切り
替わってしまうからである。本実施例は、この点を解決
しているものである。
【００３２】図４の実施例との相違点は、電圧調整回路
１７が、高電圧検出回路２６を含む電圧変換回路２５に
置き換わっている点である。図４に於ける電圧調整回路
１７は、入力電圧が、通常の電源電圧または不揮発性メ
モリ用高電圧のときは、通常の電源電圧レベルの信号
“１”を出力し、入力電圧が接地電圧のときは、接地電
圧レベルの信号“０”を出力するものであるが、本実施
例に於ける電圧変換回路２５は、入力電圧が通常の電源
電圧のときのみ、信号“１”を出力し、入力電圧が接地
電圧または不揮発性メモリ用高電圧のときは、信号
“０”を出力するものである。このため、入力電圧が、
接地電圧または通常の電源電圧であるが、或いは不揮発
性メモリ用電圧であるかを判定する高電圧検出回路２６
を設けている。この回路の構成は、図８に示す通りであ
り、入力電圧を抵抗分割して、その１／４のレベルの電
圧を出力する抵抗回路２９と、該抵抗回路２９の出力を
受ける２段のインバータ３０，３１とから成る。抵抗回
路２９の各抵抗の値は、入力電圧が通常電源電圧である
ときは、インバータ３０のしきい値以下の電圧が出力さ
れ、入力電圧が不揮発性メモリ用高電圧のときは、イン
バータ３０のしきい値以上の電圧が出力されるように設
定されている。したがって、入力電圧が接地電圧または
通常電源電圧であるときは、その出力は“０”となり、
入力電圧が不揮発性メモリ用高電圧であるときは、その
出力は“１”となる。電圧変換回路２５は、上記高電圧
検出回路２６と、インバータ２７が、兼用端子１１に対
して並列的に設けられ、更に、両者の出力を、その入力
とするノアゲート２８を有する構成となっている。した
がって、入力電圧が接地電圧のときは、ノアゲート２８
の入力が“０”，“１”となるので、電圧変換回路２５
の出力は“０”となる。また、入力電圧が高電圧のとき
も、ノアゲート２８の入力が“０”，“１”となるの
で、電圧変換回路２５の出力は“０”となる。一方、入
力電圧が通常電源電圧のときは、ノアゲート２８の入力
が共に“０”となるので、電圧変換回路２５の出力は
“１”となる。電圧変換回路２５の出力は、図４の実施
例と同様、リセット信号１８をクロックとするＤ型フリ
ップフロップ１６を介して、モード切り替え回路（図示
せず）に伝達され、モード切り替え回路は、入力“１”
に対してテストモードの設定を行い、入力“０”に対し
て実動作モードの設定を行う。
１７が、高電圧検出回路２６を含む電圧変換回路２５に
置き換わっている点である。図４に於ける電圧調整回路
１７は、入力電圧が、通常の電源電圧または不揮発性メ
モリ用高電圧のときは、通常の電源電圧レベルの信号
“１”を出力し、入力電圧が接地電圧のときは、接地電
圧レベルの信号“０”を出力するものであるが、本実施
例に於ける電圧変換回路２５は、入力電圧が通常の電源
電圧のときのみ、信号“１”を出力し、入力電圧が接地
電圧または不揮発性メモリ用高電圧のときは、信号
“０”を出力するものである。このため、入力電圧が、
接地電圧または通常の電源電圧であるが、或いは不揮発
性メモリ用電圧であるかを判定する高電圧検出回路２６
を設けている。この回路の構成は、図８に示す通りであ
り、入力電圧を抵抗分割して、その１／４のレベルの電
圧を出力する抵抗回路２９と、該抵抗回路２９の出力を
受ける２段のインバータ３０，３１とから成る。抵抗回
路２９の各抵抗の値は、入力電圧が通常電源電圧である
ときは、インバータ３０のしきい値以下の電圧が出力さ
れ、入力電圧が不揮発性メモリ用高電圧のときは、イン
バータ３０のしきい値以上の電圧が出力されるように設
定されている。したがって、入力電圧が接地電圧または
通常電源電圧であるときは、その出力は“０”となり、
入力電圧が不揮発性メモリ用高電圧であるときは、その
出力は“１”となる。電圧変換回路２５は、上記高電圧
検出回路２６と、インバータ２７が、兼用端子１１に対
して並列的に設けられ、更に、両者の出力を、その入力
とするノアゲート２８を有する構成となっている。した
がって、入力電圧が接地電圧のときは、ノアゲート２８
の入力が“０”，“１”となるので、電圧変換回路２５
の出力は“０”となる。また、入力電圧が高電圧のとき
も、ノアゲート２８の入力が“０”，“１”となるの
で、電圧変換回路２５の出力は“０”となる。一方、入
力電圧が通常電源電圧のときは、ノアゲート２８の入力
が共に“０”となるので、電圧変換回路２５の出力は
“１”となる。電圧変換回路２５の出力は、図４の実施
例と同様、リセット信号１８をクロックとするＤ型フリ
ップフロップ１６を介して、モード切り替え回路（図示
せず）に伝達され、モード切り替え回路は、入力“１”
に対してテストモードの設定を行い、入力“０”に対し
て実動作モードの設定を行う。
【００３３】上記構成によれば、実動作モードに於い
て、兼用端子１１に不揮発性メモリ用高電圧電源を直結
した状態での使用が可能となるものである。すなわち、
リセットが実行されて、電圧変換回路２５の出力がモー
ド切り替え回路に入力されても、その信号は実動作モー
ドの設定を指示する“０”であり、モードが切り替わっ
てしまうことが無いからである。
て、兼用端子１１に不揮発性メモリ用高電圧電源を直結
した状態での使用が可能となるものである。すなわち、
リセットが実行されて、電圧変換回路２５の出力がモー
ド切り替え回路に入力されても、その信号は実動作モー
ドの設定を指示する“０”であり、モードが切り替わっ
てしまうことが無いからである。
【００３４】
【発明の効果】以上詳細に説明したように、本発明によ
れば、電気的に書き込み可能な不揮発性メモリを内蔵し
て成るマイクロコンピュータに於いて、高電圧発生回路
及び新たな端子を設けることが全く不要となるものであ
る。したがって、チップサイズの増大、或いは端子数の
増加、形状の変化等を全く招くこと無く、非常に使い勝
手のよい、不揮発性メモリ内蔵マイクロコンピュータを
提供することができるという効果を奏するものである。
れば、電気的に書き込み可能な不揮発性メモリを内蔵し
て成るマイクロコンピュータに於いて、高電圧発生回路
及び新たな端子を設けることが全く不要となるものであ
る。したがって、チップサイズの増大、或いは端子数の
増加、形状の変化等を全く招くこと無く、非常に使い勝
手のよい、不揮発性メモリ内蔵マイクロコンピュータを
提供することができるという効果を奏するものである。
【図１】本発明の実施例の端子構成図である。
【図２】従来のマイクロコンピュータの端子構成図であ
る。
る。
【図３】請求項２に係る本発明の一実施例の構成図であ
る。
る。
【図４】請求項３に係る本発明の一実施例の構成図であ
る。
る。
【図５】同実施例の動作説明に供するタイミングチャー
トである。
トである。
【図６】請求項４に係る本発明の一実施例の構成図であ
る。
る。
【図７】請求項５に係る本発明の一実施例の構成図であ
る。
る。
【図８】同実施例に於ける高電圧検出回路の構成図であ
る。
る。
１１ モード切り替え兼不揮発性メモリ用高電圧電源端
子 １３ モード切り替え回路 １６ Ｄ型フリップフロップ １７ 電圧調整回路 １８、２１ リセット信号 １９ 制御フラグ ２０ アンドゲート ２５ 電圧変換回路 ２６ 高電圧検出回路
子 １３ モード切り替え回路 １６ Ｄ型フリップフロップ １７ 電圧調整回路 １８、２１ リセット信号 １９ 制御フラグ ２０ アンドゲート ２５ 電圧変換回路 ２６ 高電圧検出回路
Claims (5)
- 【請求項１】 電気的に書き込み可能な不揮発性メモリ
を内蔵して成るマイクロコンピュータに於いて、実動作
モードとテストモードとのモード切り替え端子を、上記
不揮発性メモリへのデータ書き込み時に必要な高電圧の
入力端子に兼用したことを特徴とするマイクロコンピュ
ータ。 - 【請求項２】 上記兼用端子とモード切り替え回路との
間に、入力高電圧を通常の電源電圧レベルの電圧にレベ
ル変換する電圧調整回路を設けて成ることを特徴とす
る、請求項１に記載のマイクロコンピュータ。 - 【請求項３】 上記電圧調整回路とモード切り替え回路
との間に、リセット時のみ、上記電圧調整回路の出力を
上記モード切り替え回路に伝達する伝達制御手段を設け
て成ることを特徴とする、請求項２に記載のマイクロコ
ンピュータ。 - 【請求項４】 モード切り替え制御レジスタ及び、該制
御レジスタの出力と上記電圧調整回路の出力とに基づい
て上記モード切り替え回路への入力信号を作成する入力
制御論理回路を設けたことを特徴とする、請求項２に記
載のマイクロコンピュータ。 - 【請求項５】 上記兼用端子とモード切り替え回路との
間に、高電圧検出回路を含み、上記兼用端子への入力が
通常の電源電圧レベルの電圧であるときはテストモード
指定信号を、また、上記兼用端子への入力が接地電圧又
は上記書き込み用高電圧であるときは実動作モード指定
信号を出力する電圧変換回路を設け、該電圧変換回路と
モード切り替え回路との間に、リセット時のみ、上記電
圧変換回路の出力を上記モード切り替え回路に伝達する
伝達制御手段を設けて成ることを特徴とする、請求項１
に記載のマイクロコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7191625A JPH0944467A (ja) | 1995-07-27 | 1995-07-27 | マイクロコンピュータ |
| US08/671,635 US5828826A (en) | 1995-07-27 | 1996-06-28 | Processing apparatus having a nonvolatile memory to which a supply voltage is supplied through a shared terminal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7191625A JPH0944467A (ja) | 1995-07-27 | 1995-07-27 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0944467A true JPH0944467A (ja) | 1997-02-14 |
Family
ID=16277763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7191625A Pending JPH0944467A (ja) | 1995-07-27 | 1995-07-27 | マイクロコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5828826A (ja) |
| JP (1) | JPH0944467A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006164228A (ja) * | 2004-11-15 | 2006-06-22 | Denso Corp | マイクロコンピュータ |
| JP2008034696A (ja) * | 2006-07-31 | 2008-02-14 | Mitsumi Electric Co Ltd | 半導体集積回路装置および不揮発性メモリ装置 |
| CN100378620C (zh) * | 2004-11-08 | 2008-04-02 | 三星电子株式会社 | 用于降低噪声的计算机及其控制方法和介质 |
| CN100412762C (zh) * | 2005-09-05 | 2008-08-20 | 三星电子株式会社 | 计算机系统及其供电方法 |
| JP2009104653A (ja) * | 2003-07-31 | 2009-05-14 | Fujitsu Microelectronics Ltd | 動作モード制御回路、及びマイクロコンピュータ |
| WO2018037828A1 (ja) * | 2016-08-25 | 2018-03-01 | 株式会社デンソー | 半導体装置 |
| CN110399093A (zh) * | 2018-04-25 | 2019-11-01 | 三星电子株式会社 | 包括非易失性存储器件和控制器的存储设备 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5970011A (en) * | 1998-11-23 | 1999-10-19 | United Microelectronics Corp. | Power source design for embedded memory |
| US7639540B2 (en) * | 2007-02-16 | 2009-12-29 | Mosaid Technologies Incorporated | Non-volatile semiconductor memory having multiple external power supplies |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57174720A (en) * | 1981-04-21 | 1982-10-27 | Toshiba Corp | Data processor |
| US4766567A (en) * | 1984-04-19 | 1988-08-23 | Ltd. Nippondenso Co. | One-chip data processing device including low voltage detector |
| JPS6298437A (ja) * | 1985-10-24 | 1987-05-07 | Oki Electric Ind Co Ltd | マイクロコンピユ−タ |
| JP2621894B2 (ja) * | 1987-12-26 | 1997-06-18 | 株式会社東芝 | マイクロコンピュータ |
| JPH02206094A (ja) * | 1989-02-06 | 1990-08-15 | Matsushita Electron Corp | 不揮発性半導体記憶装置の電圧供給回路 |
| US5537584A (en) * | 1989-06-13 | 1996-07-16 | Hitachi Maxell, Ltd. | Power instability control of a memory card and a data processing device therefor |
| JPH0461695A (ja) * | 1990-06-28 | 1992-02-27 | Sanyo Electric Co Ltd | 電子機器 |
| JPH05314277A (ja) * | 1992-05-12 | 1993-11-26 | Nec Corp | ポート制御回路 |
-
1995
- 1995-07-27 JP JP7191625A patent/JPH0944467A/ja active Pending
-
1996
- 1996-06-28 US US08/671,635 patent/US5828826A/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009104653A (ja) * | 2003-07-31 | 2009-05-14 | Fujitsu Microelectronics Ltd | 動作モード制御回路、及びマイクロコンピュータ |
| CN100378620C (zh) * | 2004-11-08 | 2008-04-02 | 三星电子株式会社 | 用于降低噪声的计算机及其控制方法和介质 |
| JP2006164228A (ja) * | 2004-11-15 | 2006-06-22 | Denso Corp | マイクロコンピュータ |
| CN100412762C (zh) * | 2005-09-05 | 2008-08-20 | 三星电子株式会社 | 计算机系统及其供电方法 |
| JP2008034696A (ja) * | 2006-07-31 | 2008-02-14 | Mitsumi Electric Co Ltd | 半導体集積回路装置および不揮発性メモリ装置 |
| WO2018037828A1 (ja) * | 2016-08-25 | 2018-03-01 | 株式会社デンソー | 半導体装置 |
| JP2018032458A (ja) * | 2016-08-25 | 2018-03-01 | 株式会社デンソー | 半導体装置 |
| CN110399093A (zh) * | 2018-04-25 | 2019-11-01 | 三星电子株式会社 | 包括非易失性存储器件和控制器的存储设备 |
| CN110399093B (zh) * | 2018-04-25 | 2024-03-26 | 三星电子株式会社 | 包括非易失性存储器件和控制器的存储设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5828826A (en) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3083145B2 (ja) | Ｉｃデバイス | |
| JPH0944467A (ja) | マイクロコンピュータ | |
| US5880992A (en) | Electrically erasable and programmable read only memory | |
| US7007181B2 (en) | Microcontroller | |
| JPH03254499A (ja) | 半導体記憶装置 | |
| US4979172A (en) | Microcomputer | |
| US6229369B1 (en) | Clock control circuit | |
| US5940323A (en) | Erase circuit of flash memory device | |
| JPH1185724A (ja) | Ｃｐｕモード切替回路 | |
| JP3370804B2 (ja) | 半導体メモリ装置 | |
| JP4026585B2 (ja) | リセット信号生成装置 | |
| JP2001273274A (ja) | 半導体集積回路およびそのテストモード設定回路 | |
| JP2575436B2 (ja) | フリップフロップ回路を内蔵した半導体集積回路 | |
| US6650579B1 (en) | Semiconductor device having test and read modes and protection such that ROM data reading is prevented in the test mode | |
| KR100463211B1 (ko) | 초기화 회로가 구성된 마이크로컨트롤러 | |
| JP2867620B2 (ja) | マイクロコンピュータ | |
| JPH04305894A (ja) | スタティックメモリセル | |
| JPH06259997A (ja) | 半導体記憶装置 | |
| JP4004659B2 (ja) | 高耐圧入力インタフェース回路及び半導体集積回路 | |
| JPH023834A (ja) | マイクロコンピュータシステム | |
| JPH04169983A (ja) | マイクロコンピュータ | |
| JPH03269900A (ja) | 半導体集積回路 | |
| JPH0492292A (ja) | 半導体集積記憶回路装置 | |
| JPH02135542A (ja) | Ｅｐｒｏｍ内蔵マイクロコンピュータのテスト回路 | |
| JPH10123213A (ja) | 半導体集積回路 |