JPS6298437A - マイクロコンピユ−タ - Google Patents

マイクロコンピユ−タ

Info

Publication number
JPS6298437A
JPS6298437A JP60238268A JP23826885A JPS6298437A JP S6298437 A JPS6298437 A JP S6298437A JP 60238268 A JP60238268 A JP 60238268A JP 23826885 A JP23826885 A JP 23826885A JP S6298437 A JPS6298437 A JP S6298437A
Authority
JP
Japan
Prior art keywords
instruction
operation mode
prom
test
control means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60238268A
Other languages
English (en)
Inventor
Koji Tanagawa
棚川 幸次
Tomoaki Yoshida
友昭 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60238268A priority Critical patent/JPS6298437A/ja
Priority to US06/915,804 priority patent/US5068783A/en
Priority to FR8614696A priority patent/FR2589264B1/fr
Publication of JPS6298437A publication Critical patent/JPS6298437A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、読出し専用のメモリを内蔵したシングルチッ
プマイクロコンピュータ等のマイクロコンピュータ(以
下、マイコンという)、特にその内部論理回路のテス)
・等の容易化を計ったマイコンに関するものである。
(従来の技術) 従来、例えばシングルチップマイコンは、制御部、演算
部及びレジスタ部等からなる中央処理装置(以下、GP
Uという)と、再書込み不可能な読出し専用メモリ(以
下、マスクROMという)及び書込み読出し可能なメモ
リ(以下、RAMという)等を有する記憶装置と、入出
力装置とを備え、これらが集積回路1チツプに内蔵され
た構造をしている。
この種のマイコンのデータ処理速度は年々高速化され、
現在、最少命令実行時間は4ビット川マイコンで約I 
JLs、8ビツト用マイコンで約500ps程度である
。これに伴ないマイコン内部の回路が複雑化し、それに
対する機能テストの難しさが急激に増している。これは
、マイコンがROMやRAMを内蔵し、それらとCPU
%’;とを接続するアドレスバスやデータバスの入出力
端子を有しないため、マイコン内部の機能を外部からテ
ストしなければならないからである。
従来のテスト方法としては、テストプログラムの書込ま
れた外部メモリを入出力端子に接続し、特定の端子を制
御してテストモードを設定する。
このモードにおいて、前記入出力端子にアドレス信号を
出力して前記外部メモリをアクセスし、他の入出力端子
から前記テストプログラムをマイコン内部に読込んでそ
のプログラムを実行することにより、内部論理回路のテ
ストを行っていた。
(発明が解決しようとする問題点) しかしながら、上記構成のマイコンでは次のような問題
点があった。
マイコンの機能テストを行う場合、外部メモリのアクセ
スのためのアドレス信りの出力や、テス)・プログラム
の読込みなど、余計な時間が必要になるため、内部RO
Mの命令を実行する場合よりも、テストプログラムの実
行が遅くなる。つまり、外部からは、内部ROMを最高
命令実行速度(すなわち、最高動作周波数)で動作させ
たときと同じ条件でのテストができないか、あるいは非
常に難しく、テストの確実性が充分でないという問題点
があった。また、外部メモリアクセスのため、アドレス
や命令の入出力用としての端子が必要となるため、端子
数が増えるという問題点もあった。
本発明は、前記従来技術が持っていた問題点として、テ
ストプログラムの実行速度が遅い点と、テスト用端子数
の増加という点について解決したマイコンを提供するも
のである。
(問題点を解決するための手段) 本発明は、前記問題点を解決するために、読出し専用の
固定メモリに格納された命令を通常の動作モードに従っ
て読出し、その命令を実行するマイコンにおいて、プロ
グラム可能な読出し専用のメモリと、動作モード制御手
段とを内蔵させ、しかも動作モード制御手段を、特別の
動作モードに従って外部より前記メモリに命令を書込み
かつその命令を読出して実行する書込み読出し機能と、
外部からの信号により前記通常の動作モードと前記特別
の動作モードを切換える切換え機能とを具備させるよう
にしたものである。
(作 用) 本発明によれば、以」二のようにマイコンを構成したの
で、動作モード制御手段により特別の動作モードを選択
すると、プログラム可能な読出し専用メモリにテストプ
ログラム等の命令が書込まれた後、その命令が読出され
て通常の動作モードと同様の速度で実行される。したが
って、前記問題点を解決できるのである。
(実施例) 図面は本発明の実施例を小ずマイコンの要部構成図であ
る。
このマイコンは、複数個の入力端子1,2゜3.4を有
し、そのうち入力端イlはテストプログラムの並列命令
入力用、入力端子2はマイコンを動作させるためのクロ
ック信t−)CP入力用、入力端子3はマイコンの動作
をテストモードにするためのテストモード用、さらに入
力端子4は外部からの直列命令入力用の端子である。
マイコン内には、制御部を構成する命令レジスタ10及
び命令デコーダ11と、レジスタ部を構成するプログラ
ムカウンタ12と、制御部あるいは入力装置を構成する
タイミング制御回路13、動作モード制御手段14及び
直並列変換手段15とが設けられている。さらにメモリ
装置を構成するマスクROM1B、及びEPROM、E
EPROM等のプログラム可能でかつ再書込み可能なR
OM  (以下、PROM) 1?が、マイコン内に設
けられている。
命令レジスタ10は入力データを一時保持する回路で、
その入力端が内部のデータバス18を介して入力端子1
に接続され、その出力端が命令デコーダ11の入力端に
接続されている。命令デコーダ11は、命令レジスタ1
0から与えられるデータを解読し、各種の制御信号を出
力してマイコンの全体の動作を制御する。プログラムカ
ウンタ12は、次に読出すべき命令の所在を記憶する回
路であり、その入力端が動作モード制御手段14の出力
端に接続され、その出力端がマスクROM1[1及びP
ROM17の各アドレス入力端子に接続されている。
各入力端子2,3.4にそれぞれ接続されたタイミング
制御回路13、動作モード制御手段14、及び直並列変
換手段15のうち、タイミング制御回路13は、入力端
子2かう与えられるクロック信号CPを入力してタイミ
ング用の信−リを生成し、それを動作モード制御手段1
4の入力端へ出力する。動作モード制御手段14は、そ
の入力端が入力端子3及び直並列変換手段15の出力端
に接続され、その出力端がプログラムカウンタ12、R
OM1B及びPROM17の各入力端に接続されており
、入力端子3から与えられる信号の動作モードに従って
複数の出力信号を送出し、それをプログラムカウンタ1
2、ROM 16及びPROM17へ出力する。
直並列変換手段15は、その入力端が入力端子4に、そ
のデータ出力端がデータバス18を介してPROMl7
のデータ入出力端にそれぞれ接続されており、入力端子
4から入力される直列命令を並列命令に変換するための
直並列変換回路、及びその並列命令をPROM17に書
込むためにタイミング信号を動作モード制御手段14に
4える回路等で構成されている。
動作モード制御手段14で制御されるマスクROM 1
G及びPROM1717のうち、マスクROMIEIは
応用プログラムを格納するメモリであってその出力端が
データバス18に接続されている。また、PROM17
はテストプログラム等のデータを保存するメモリで、そ
の入出力端がデータバス18に接続されている。
なお、一般的なマイコンの必須要素である算術演算およ
び論理演算を行う演算部や、入出力装置等は、前記マイ
コンに搭載されているが、説明上不要なため、図面では
省略されている。
次に動作について説明する。
(1)通常の動作モード 動作モード制御手段14は、出力信号をマスクROM1
Bに出力し、そのマスクROM16に書込まれている応
用プログラムの命令をデータバス18及び命令レジスタ
10を介して命令デコーダ11に与える。
命令デコーダ11は1人力された命令を解読して各種の
制御信号を生成し、それを演算部等に一!Lえて命令を
実行する。1つの命令が終ると、プログラムカウンタ1
2の指定しているアドレスの命令がマスクRO旧6から
読出されて命令レジスター0及び命令デコーダ11へ与
えられ、命令が実行される。このようにしてマスクRO
M1Bに格納された応用プログラムの命令が次々と実行
されていく。この際、PROM17は主にバックアップ
用のデータメモリとして使用される。
(2)テストモード テストモードで動作させるためには、外部より入力端子
3に信号を入力し、動作モード制御手段14をテストモ
ードに設定する。すると、動作モード制御手段14はそ
の出力信号をプロゲラ1\カウンタ12及びPROM1
7に与え、入力端子lに印加されるテストプログラムの
並列命令を人力して該PROM17に書込む。この際、
プログラムカウンタ12により、PROM17のアドレ
スが順次インクリメント(増分)されるため、そのアド
レスに従って前記並列命令がPROMl7に順次書込ま
れていく。書込み方法としては、外部より例えば21V
程度の高電圧を印加する方式や、マイコン内部で高電圧
を発生する方式等、種々の方法が採用される。
テストプログラムの書込みが全て終了すると、動作モー
ド制御手段X4はその出力信号によってPROM17内
の命令を読出し、それを命令レジスタ10及び命令デコ
ーダ11に与える。この際、プログラムカウンタ12は
、テストプログラムに従ってPROM17のアドレスを
指定するため、そのPROM17内の命令が順次命令レ
ジスタ10へ読出され、命令デコーダ11により解読さ
れてテストプログラムが実行されていく。
ここで、PI’10M17の読出し速度は、従来のよう
な外部メモリのアクセス時間が不要なため、マスクRO
旧6の読出し速度と同等に設計でき、そのためテストプ
ログラムの実行をマスクROF11Bと同じ速度で行う
ことが可能となる。また、PROM17に書込まれたテ
ストプログラムの実行の終了時に、その結果を該テスト
プログラムによって図示しない入出力端子やその他の端
子に出力すれば、テスト結果を外部から容易に判定する
ことができる。
(3)他の入力方法 前記(2)では、テストプログラムの並列命令を入力端
子1から入力したが、これの代りに、テストプログラム
の直列命令を順次久方端子4がら入力するようにしても
よい。
すなわち、テストプログラムの直列命令は、直並列変換
手段15によって並列命令に変換され、それがデータバ
ス18を経由してPRO旧7にり゛えられる。さらに、
直並列変換1段16はその出力タイミング信号を動作モ
ード制御・L段14に一す−、えるため、その動作モー
ド制御−r段14の出カ信す−によって前記M ’jQ
 命4 カP RON + 7ニ’+’f 込マレル。
PRON17ニ741 込まれたテストプログラムの読
111シと、その実行は、前記(2)と同様にして行わ
れる。
このような入力方法によれば、テスi・のための入出力
端子の割当て数を減少でき、最低2個の入力端子3,4
があればよいことになる。
本実施例の利点をまとめれば、次のようになる。
■ PROM17を設けると共に、このPROM17に
対する命令の書込み読出し機能および動作モード切換え
機能を有する動作モード制御手段14を設けたため、内
部のマスクROM1Bの命令実行速度と同等な速度で、
外部から入力されるテストプログラムを確実、かつ容易
に実行することができる。
Q) 従来のように外部メモリをアクセスするためのア
ドレス信号を外部へ出力する必要がないため、テスト用
の端子数が大幅に減少する。例えば、4にパイ)・の外
部メモリをアドレスするには、12本の出力端子を必要
とするが、本実施例ではこれらが不要となる。
■ 本実施例のマイコンでは、テスI・以外の他の用途
にも種々使用できる。
例えば、外部から入力する命令をテストプログラムでな
く、応用プログラムとすれば、マスクROM1Bに書込
まれている応用プログラムとは全く別のプログラムを外
部からの制御によって実行することが可能である。
また、マスクROM1Gの部分には変更される可能性の
ないデータや、制御り順を記述した命令を格納すると共
に、PROM17の部分には変更される可能性のあるデ
ータや、制御手順を記述した命令を格納し、必要に応じ
て外部よりPROM17の記憶内容を変更し、データや
制御手順の最適化を計るといった使い方が可能である。
(発明の効果) 以」−詳細に説明したように、本発明によれば、特別の
動作モード、例えばテストモード時においては、外部よ
りP’l’lOHにテストプログラムを書込んだ後、こ
れを読出して実行するようにしたので、テストプログラ
ムの実行速度を速くできるばかりか、テスト用の入出力
端子数を少なくすることができる。さらに、このマイコ
ンは汎用性があるので、テスト以外の他の用途にも使用
可能である。
【図面の簡単な説明】
図面は本発明の実施例を示すマイクロコンピュータの要
部構成図である。 ■3 1.2,3.4・・・・・・入力端子、10・・・・・
・命令レジスタ、11・・・・・・命令デコーダ、12
・・・・・・プログラムカウンタ、14・・・・・・動
作モード制御手段、15・・・・・・直並列変換手段、
16・・・・・・ROM、17・・・・・・PROM。

Claims (1)

  1. 【特許請求の範囲】 読出し専用の固定メモリに格納された命令を通常の動作
    モードに従って読出し、その命令を実行するマイクロコ
    ンピュータにおいて、 プログラム可能な読出し専用のメモリと、 特別の動作モードに従って外部より前記メモリに命令を
    書込みおよびその命令を読出し、かつ外部からの信号に
    より前記通常の動作モードと前記特別の動作モードを切
    換える動作モード制御手段とを、 内蔵させたことを特徴とするマイクロコン ピュータ。
JP60238268A 1985-10-24 1985-10-24 マイクロコンピユ−タ Pending JPS6298437A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60238268A JPS6298437A (ja) 1985-10-24 1985-10-24 マイクロコンピユ−タ
US06/915,804 US5068783A (en) 1985-10-24 1986-10-06 Microcomputer having a built-in prom for storing an optional program
FR8614696A FR2589264B1 (fr) 1985-10-24 1986-10-23 Micro-ordinateur a deux modes de fonctionnement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60238268A JPS6298437A (ja) 1985-10-24 1985-10-24 マイクロコンピユ−タ

Publications (1)

Publication Number Publication Date
JPS6298437A true JPS6298437A (ja) 1987-05-07

Family

ID=17027653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60238268A Pending JPS6298437A (ja) 1985-10-24 1985-10-24 マイクロコンピユ−タ

Country Status (3)

Country Link
US (1) US5068783A (ja)
JP (1) JPS6298437A (ja)
FR (1) FR2589264B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01121945A (ja) * 1987-11-05 1989-05-15 Nec Corp シングルチップマイクロコンピュータ
US5905907A (en) * 1996-10-15 1999-05-18 Nec Corporation Microcomputer loaded with PROM and data read-out testing method for same
US6415393B2 (en) 1997-07-16 2002-07-02 Nec Corporation Inspection of an integrated circuit device while being mounted on a circuit board

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3717012A1 (de) * 1987-05-21 1988-12-08 Vdo Schindling Verfahren zur programmierung eines digitalen steuergeraetes
US5577257A (en) * 1987-08-27 1996-11-19 Canon Kabushiki Kaisha Information processing apparatus
JP2986104B2 (ja) * 1988-03-15 1999-12-06 株式会社東芝 情報処理装置の自己試験回路
US5535355A (en) * 1989-04-06 1996-07-09 Kabushiki Kaisha Toshiba Controller for a storage device which allows either prestored or user defined firmware to be executed
US5355369A (en) * 1991-04-26 1994-10-11 At&T Bell Laboratories High-speed integrated circuit testing with JTAG
JP2806075B2 (ja) * 1991-06-06 1998-09-30 日本電気株式会社 マイクロコンピュータ
US6731399B2 (en) * 1991-06-28 2004-05-04 Canon Kabushiki Kaisha System for processing a color image
DE4229710B4 (de) * 1991-09-09 2008-06-05 Samsung Electronics Co., Ltd. Digitales Audiodatenspeicherungssystem und damit ausgerüstetes digitales Audio-System
DE69228980T2 (de) * 1991-12-06 1999-12-02 Nat Semiconductor Corp Integriertes Datenverarbeitungssystem mit CPU-Kern und unabhängigem parallelen, digitalen Signalprozessormodul
JPH05233352A (ja) * 1992-02-19 1993-09-10 Nec Corp マイクロプロセッサ
FR2707773B1 (fr) * 1993-07-13 1995-08-18 Alcatel Mobile Comm France Circuit intégré du type microcontroleur à mémoire morte masquée contenant un programme générique de test, station de test et procédé de fabrication correspondants.
DE4332769C1 (de) * 1993-09-25 1994-12-15 Bosch Gmbh Robert Mikrorechner
US5867655A (en) * 1993-12-08 1999-02-02 Packard Bell Nec Method to store privileged data within the primary CPU memory space
US5740359A (en) * 1994-12-27 1998-04-14 Kabushiki Kaisha Toshiba Program execution system having a plurality of program versions
JPH08202528A (ja) * 1995-01-30 1996-08-09 Mitsubishi Denki Semiconductor Software Kk マイクロコンピュータ
US5696928A (en) * 1995-05-22 1997-12-09 Lucent Technologies Memory chip architecture for digital storage of prerecorded audio data wherein each of the memory cells are individually addressable
JPH0944467A (ja) * 1995-07-27 1997-02-14 Sharp Corp マイクロコンピュータ
US7072647B2 (en) 2000-12-19 2006-07-04 Qualcomm Incorporated System and method for pre-programming a cellular phone
US6946753B2 (en) * 2002-11-14 2005-09-20 Fyre Storm, Inc. Switching power converter controller with watchdog timer
DE502006004139D1 (de) * 2006-07-20 2009-08-13 Siemens Ag Kommunikationssystem für den flexiblen Einsatz in unterschiedlichen Einsatzfällen der Automatisierungstechnik
JP5588100B2 (ja) * 2008-06-23 2014-09-10 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびデータ処理システム
US7966521B2 (en) * 2008-07-14 2011-06-21 International Business Machines Corporation Light weight and high throughput test case generation methodology for testing cache/TLB intervention and diagnostics

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3413613A (en) * 1966-06-17 1968-11-26 Gen Electric Reconfigurable data processing system
US3940744A (en) * 1973-12-17 1976-02-24 Xerox Corporation Self contained program loading apparatus
GB1540923A (en) * 1975-12-01 1979-02-21 Intel Corp Programmable single chip mos computer
US4034194A (en) * 1976-02-13 1977-07-05 Ncr Corporation Method and apparatus for testing data processing machines
US4167781A (en) * 1976-10-12 1979-09-11 Fairchild Camera And Instrument Corporation Microprocessor system having a single central processing unit shared by a plurality of subsystems each having a memory
US4127768A (en) * 1977-01-03 1978-11-28 Honeywell Information Systems Inc. Data processing system self-test enabling technique
US4212059A (en) * 1977-03-14 1980-07-08 Tokyo Shibaura Electric Co., Ltd. Information processing system
US4447873A (en) * 1977-09-13 1984-05-08 Westinghouse Electric Corp. Input-output buffers for a digital signal processing system
US4509143A (en) * 1980-01-14 1985-04-02 Mitsubishi Denki Kabushiki Kaisha Computer control system for selecting a desired control program from a plurality of control programs
US4348761A (en) * 1980-09-08 1982-09-07 Pioneer Research, Inc. Portable field test unit for computer data and program storage disc drive
US4433143A (en) * 1981-09-09 1984-02-21 Monsanto Company Methylated methylolated melamine composition
US4700293A (en) * 1985-05-14 1987-10-13 The United States Of America As Represented By The Secretary Of The Air Force Maintenance port system incorporating software development package
US4742483A (en) * 1985-05-14 1988-05-03 Minolta Camera Company, Ltd. Laser printer maintenance system
US4752871A (en) * 1985-09-30 1988-06-21 Motorola, Inc. Single-chip microcomputer having a program register for controlling two EEPROM arrays
US4763276A (en) * 1986-03-21 1988-08-09 Actel Partnership Methods for refining original robot command signals

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01121945A (ja) * 1987-11-05 1989-05-15 Nec Corp シングルチップマイクロコンピュータ
US5905907A (en) * 1996-10-15 1999-05-18 Nec Corporation Microcomputer loaded with PROM and data read-out testing method for same
US6415393B2 (en) 1997-07-16 2002-07-02 Nec Corporation Inspection of an integrated circuit device while being mounted on a circuit board

Also Published As

Publication number Publication date
FR2589264B1 (fr) 1993-11-26
FR2589264A1 (fr) 1987-04-30
US5068783A (en) 1991-11-26

Similar Documents

Publication Publication Date Title
JPS6298437A (ja) マイクロコンピユ−タ
US6003141A (en) Single chip processor with externally executed test function
JPH04359323A (ja) マイクロコンピュータ
JPS6349870A (ja) マイクロコンピユ−タ
JPS6167148A (ja) マイクロコンピユ−タ
JPH06324906A (ja) シングルチップマイクロコンピュータ
JPS61112248A (ja) テスト容易な論理大規模集積回路
JPS6031652A (ja) Rom内蔵マイクロコンピュ−タ
JPH03196231A (ja) 情報処理装置
JPH01205339A (ja) マイクロコンピュータシステム
JP3177975B2 (ja) 1チップマイクロコンピュータ
JPH03201036A (ja) マイクロコンピュータ
JPH06103106A (ja) プログラムデバッグ装置
JP2919841B2 (ja) データ処理装置のテスト方法
JPS62125441A (ja) 1チツプマイクロコンピユ−タ
JPH0370055A (ja) 半導体集積回路装置
JPH03175538A (ja) 二重化処理装置
JPH0612252A (ja) マイクロコンピュータ
JPH03130888A (ja) マイクロコンピュータ
JPS62248043A (ja) マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路
JPH0212426A (ja) 中央演算処理装置
JPS619733A (ja) テスト装置
JP2000155702A (ja) マイクロコンピュータ
JPH05289861A (ja) メモリ内容変更装置
JPS62143142A (ja) マイクロプロセツサテスト回路