JPH0612252A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【目的】外部から格納用ＲＡＭにマイクロプログラムを
書き込んで使用するマイクロコンピュータにおいて、格
納用ＲＡＭに対して、高速な書込みを可能にすると共
に、書込用付加回路を少くする。 【構成】外部のメモリに対してチップ上のアドレス生成
回路１０２が、アドレス端子１０５、メモリ選択端子１
０８から、アドレス、選択信号を出力し、データ端子１
０６に入力されたデータをマイクロプログラム格納ＲＡ
Ｍ１０１に書き込む。 【効果】マイクロプログラム書込みに用いる外部回路を
少くし、書込みに要する時間を１／２以下に低減でき
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータに
関し、特に、マイクロクンピュータにおけるマイクロプ
ログラム格納用ＲＡＭの書込み回路に関する。

【０００２】

【従来の技術】今日、マイクロコンピュータの応用分野
は急激な広がりを見せており、マイクロコンピュータへ
の機能要求もますます多様化している。こうした背景の
中でＣＰＵの動作をマイクロプログラムで操作するマイ
クロプログラム方式のマイクロコンピュータが、一般的
になってきた。このマイクロプログラム方式が一般化し
た理由の１つは、同一のハードウェアでありながらマイ
クロプログラムの記述を変更するだけで、異なる処理の
実行や、異なる機能の実現が可能となるという点であ
る。例えば、汎用的な製品からマイクロプログラムの記
述を変更するだけで、応用装置や応用分野に特化して、
命令セットや命令実行時間を最適化したマイクロコンピ
ュータを実現できる。従来のマイクロコンピュータで
は、このマイクロプログラムが、ＲＯＭに固定されてい
た。

【０００３】マイクロコンピュータの応用装置の開発時
には、評価用マイクロコンピュータを使用するが、マイ
クロプログラムをＲＯＭに固定する方法では、マイクロ
プログラムの記述を変更して機能を変更する場合に、変
更したマイクロプログラムをＲＯＭに固定した評価用マ
イクロコンピュータを新たに開発しなければならない。
従って、評価用マイクロコンピュータにおいては、かか
るマイクロプログラムの変更に容易に対応できることが
大きな利点となる。

【０００４】この点を実現するため、特願昭６３−１１
６５９３号の「評価用マイクロプロセッサ」では、マイ
クロプログラム格納用のメモリをＲＡＭで構成し、外部
から格納用ＲＡＭにマイクロプログラムを書き込んで使
用するマイクロコンピュータを提供している。しかし、
このマイクロコンピュータは、マイクロプログラムを格
納するアドレスや書き込み信号を外部から入力する構成
と成っているため、アドレス生成やタイミング生成のた
めのプロセッサとプログラムＲＯＭとを外部に接続する
必要がある。

【０００５】このプロセッサは、システムの立上げ時に
マイクロプログラムを入力する時しか使用せず、マイク
ロプログラム制御により通常の処理を実行している場合
には停止している。すなわち、ほとんど動作しない回路
のために回路の実装面積を設け、部品点数を増大させる
必要が有った。

【０００６】また、マイクロプログラムをマイクロコン
ピュータに書き込む場合には、まず、マイクロプログラ
ムを保存するメモリからデータを読出して、一度外部の
プロセッサに読込み、その後でマイクロコンピュータ上
のマイクロプログラム格納用ＲＡＭに書き込むという処
理になるので、格納用ＲＡＭの書き込みだけを実行する
のに最低限必要な処理時間の２倍以上の時間が掛かって
いる。

【０００７】

【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータを使用する場合には、マイクロプログラ
ムを保存するメモリ以外に、アドレス生成やタイミング
生成のためのプロセッサとプロセッサを動作させるため
のプログラムメモリを、外部に接続する必要が有り、シ
ステム立上げ時にしか動作しないハードウェアのために
システムが大規模になってしまうという欠点がある。

【０００８】また、マイクロプログラムを保存するメモ
リからデータを読み出して、一度外部のプロセッサに読
み込み、その後マイクロコンピュータのマイクロプログ
ラム格納用ＲＡＭに書き込む構成となっているため、マ
イクロプログラムの書き込みに時間がかかるという欠点
がある。

【０００９】本発明の目的は、これらの欠点を除き、書
込み用付加回路を少くすると共に、高速書込み可能とす
るマイクロコンピュータを提供することにある。

【００１０】

【課題を解決するための手段】本発明の構成は、マイク
ロプログラム格納用ＲＡＭを有し、この格納用ＲＡＭに
外部メモリからのマイクロプログラムを書込む手段を有
するマイクロコンピュータにおいて、前記格納用ＲＡＭ
へのアドレスを生成し出力するアドレス生成手段と、前
記外部メモリを選択する選択信号と前記外部メモリの出
力タイミングを制御するタイミング信号の少なくとも一
方を出力する手段と、前記マイクロプログラムの書込
み，読出しの動作モードに対応して前記外部メモリが出
力するデータを前記格納用ＲＡＭに格納し、前記アドレ
スに対応した前記格納用ＲＡＭのデータを外部に出力す
る手段とを有することを特徴とする。

【００１１】

【実施例】図１は本発明の第１の実施例のマイクロコン
ピュータの構成を示すブロック図、図２は図１のマイク
ロコンピュータの動作を示すタイミングチャート、図３
は図１のマイクロコンピュータを用いたシステムの構成
例を示すブロック図である。

【００１２】まず、このマイクロコンピュータの構成を
説明する。マイクロプログラム格納ＲＡＭ１０１は、ア
ドレス選択回路１０３が出力するアドレスに従いデータ
バス１０４にマイクロプログラムデータを入出力する。
アドレス選択回路１０３は、動作モード選択端子１０９
に状態値“３”または“２”が入力された場合には、ア
ドレス生成回路１０２の出力を選択してマイクロプログ
ラム格納ＲＡＭ１０１に出力し、動作モード選択端子１
０９に状態値“１”が入力された場合には、マイクロシ
ーケンサ１０７の出力を選択してマイクロプログラム格
納ＲＡＭ１０１に出力する。

【００１３】アドレス生成回路１０２は、マイクロプロ
グラムをマイクロプログラム格納ＲＡＭ１０１に書込み
又は読出すためのアドレスを生成し、アドレス選択回路
１０３とアドレス端子１０５とに出力する。また、動作
モード選択端子１０９に状態値“３”が入力された場合
には、マイクロプログラムの書き込みが完了するまで、
メモリ選択端子１０８にハイレベルを出力する。データ
端子１０６は、データバス１０４上にマイクロプログラ
ムデータを入出力する端子である。マイクロシーケンサ
１０７は、マイクロプログラム格納ＲＡＭ１０１の出力
に応じてマイクロプログラムの実行アドレスを生成し、
アドレス選択回路１０３に出力する。

【００１４】次に、本実施例のマイクロコンピュータの
動作を図２により説明する。まず、マイクロプログラム
をマイクロプログラム格納ＲＡＭ１０１に書込む場合の
動作を説明する。

【００１５】動作モード選択端子１０９に状態値“３”
を入力とすると、マイクロプログラムの書込みモードに
設定される。この時、アドレス選択回路１０３は、アド
レス生成回路１０２の出力を選択してマイクロプログラ
ム格納ＲＡＭ１０１に出力する。アドレス生成回路１０
２は、マイクロプログラムの読出し／書込みアドレスを
生成し、アドレス端子１０５及びマイクロプログラム格
納ＲＡＭ１０１に供給するとともに、メモリ選択端子１
０８からハイレベルを出力する。この時データ端子１０
６に入力されるデータが、データバス１０４を介してマ
イクロプログラム格納ＲＡＭ１０１に供給される。

【００１６】マイクロプログラム格納ＲＡＭ１０１は、
アドレス生成回路１０２の出力するアドレスで指定され
た領域にデータバス１０４上のデータを格納する。アド
レス生成回路１０２は順次アドレスを生成し、マイクロ
プログラム格納ＲＡＭ１０１への書込みが全て完了する
と、メモリ選択端子１０８からロウレベルを出力する。

【００１７】次にマイクロプログラム格納ＲＡＭ１０１
からマイクロプログラムを読み出す場合の動作を説明す
る。動作モード選択端子１０９に状態値“２”を入力す
ると、マイクロプログラムの読出しモードに設定され
る。この時アドレス選択回路１０３は、アドレス生成回
路１０２の出力をマイクロプログラム格納ＲＡＭ１０１
に出力する。

【００１８】アドレス生成回路１０２は、マイクロプロ
グラムの読出しアドレスを生成し、アドレス端子１０５
及びマイクロプログラム格納ＲＡＭ１０１に供給する。
この場合、メモリ選択端子１０８はロウレベルを出力す
る。マイクロプログラム格納ＲＡＭ１０１は、アドレス
生成回路１０２の出力するアドレスで指定されたマイク
ロプログラムデータをデータバス１０４を介してデータ
端子１０６に出力する。アドレス生成回路１０２は、マ
イクロプログラム格納ＲＡＭ１０１の読み出しが全て完
了するまで順次アドレスを生成する。

【００１９】次に、動作モード選択端子１０９に状態値
“１”を入力した場合の動作を説明する。動作モード選
択端子１０９に状態値“１”を入力すると、マイクロプ
ログラム制御による通常の動作モードに設定される。こ
の時マイクロコンピュータは、マイクロプログラムをＲ
ＯＭに固定した製品と全く同様に動作する。

【００２０】アドレス選択回路１０３は、マイクロシー
ケンサ１０７の出力をマイクロプログラム格納ＲＡＭ１
０１に出力する。マイクロプログラム格納ＲＡＭ１０１
は、マイクロシーケンサ１０７が出力しているアドレス
で指定されたマイクロプログラムデータを、マイクロ命
令として出力する。マイクロシーケンサ１０７は、マイ
クロプログラム格納ＲＡＭ１０１が出力したマイクロ命
令に従って順次アドレスを生成し、マイクロプログラム
格納ＲＡＭ１０１に供給する。以上の動作の繰返しによ
り命令を実行し、マイクロコンピュータとして動作す
る。

【００２１】次に本実施例のマイクロコンピュータを用
いたシステムの構成を図３により説明する。ＰＲＯＭ１
１１は、本実施例のマイクロコンピュータ１１０に格納
するマイクロプログラムデータを保持するメモリであ
る。マイクロコンピュータ１１０のメモリ選択端子１０
８は、ＰＲＯＭ１１１のＯＥ端子１１２、ＣＥ端子１１
３に接続される。マイクロコンピュータ１１０のアドレ
ス端子１０５、データ端子１０６は、それぞれＰＲＯＭ
１１１のアドレス端子１１４、データ端子１１５に接続
される。動作モード選択端子１０９には、外部の切換回
路１２０により状態値“３”、“２”、“１”のいずれ
かを選択して入力する。

【００２２】次に、このシステムの動作を説明する、動
作モード選択端子１０９に状態値“３”を入力すると、
マイクロプログラムの書込みモードに設定される。この
時、メモリ選択端子１０８がハイレベルを出力するの
で、ＰＲＯＭ１１１は、アドレス端子１０６が順次指定
するマイクロプログラムデータをデータ端子１１５を介
して、マイクロコンピュータ１１０のデータ端子１０６
に出力する。マイクロコンピュータ１１０は、このマイ
クロプログラムデータをマイクロプログラム格納ＲＡＭ
１０１に書き込む。

【００２３】動作モード選択端子１０９に状態値“２”
を入力すると、マイクロプログラムの読出しモードに設
定される。この時、メモリ選択端子１０８がロウレベル
を出力するので、ＰＲＯＭ１１１は、データ端子１１５
をハイ・インピーダンス状態にする。マイクロコンピュ
ータ１１０は、マイクロプログラム格納ＲＡＭが保持し
ているマイクロプログラムデータをデータ端子１０６に
出力する。動作モード選択端子１０９に状態値“１”を
入力すると、マイクロコンピュータは、マイクロプログ
ラム制御による通常の動作モードに設定される。

【００２４】以上のように本発明のマイクロコンピュー
タは、マイクロプログラムデータを保存するメモリの制
御に必要なアドレス、メモリ選択信号をマイクロコンピ
ュータ自身が生成、供給する構造を有している。そのた
めマイクロプログラムの書込み制御のために外部にプロ
セッサや、プロセッサ制御用のプログラムメモリを接続
する必要が無く、従来例に対してシステムの実装面積の
大幅な削減が可能である。

【００２５】また、従来例では、外部のプロセッサが１
度メモリを読出し、その後マイクロコンピュータに書込
むという処理を行う必要があったのに対して、本発明で
は、メモリが出力したマイクロプログラムデータを直接
マイクロプログラム格納ＲＡＭに書込む構造となってい
るため、書込みに要する時間を１／２以下に短縮するこ
とが可能である。さらに、外部に接続するプロセッサを
制御するプログラムの開発が不要なので、システム開発
期間が短縮されている。

【００２６】図４は本発明の第２の実施例の構成を示す
ブロック図、図５は図４の動作を示すタイミングチャー
トである。本実施例で第１の実施例と同じ番号は同様の
構成を示す。データ端子１０６は、外部からの入力デー
タをデータバス１０４を介して比較回路１２１の一方の
入力とスイッチ素子１２３とに接続する。スイッチ素子
１２３は、動作モード選択端子１０９に状態値“３”が
入力された場合に、データバス１０４上のデータをデー
タバス１２４に出力する。データバス１２４は、動作モ
ード選択端子１０９に入出力するデータを仲介するバス
である。

【００２７】マイクロプログラム格納ＲＡＭ１０１は、
動作モード選択端子１０９に状態値“３”が入力された
場合には、データバス１２４上のデータを格納する。動
作モード選択端子１０９に状態値“２”が入力された場
合には、データバス１２４を介して比較回路１２１の一
方の入力にデータを出力する。比較回路１２４は、動作
モード選択端子１０９に状態値“２”が入力された場合
に、データバス１０６上のデータとデータバス１２４上
のデータとを比較し、不一致を検出したらエラー検出端
子１２２からハイレベルを出力する。

【００２８】次に本実施例の動作を図５を用いて説明す
る。動作モード選択端子１０９に状態値“３”を入力
し、マイクロプログラムの書き込みモードに設定した場
合の動作は、データ端子１０６に入力したデータがデー
タバス１０４、スイッチ素子１２３、データバス１２４
を経由してマイクロプログラム格納ＲＡＭ１０１に書込
まれるという点を除き、第１の実施例と同様となってい
る。動作モード選択端子１０９に状態値“１”を入力
し、マイクロプログラム制御による通常の動作モードに
設定した場合の動作は、第１の実施例と同様となる。

【００２９】動作モード選択端子１０９に状態値“２”
を入力し、マイクロプログラムの読出しモードに設定し
た場合の動作を説明する。アドレス生成回路１０２は、
読出しアドレスを順次生成し、アドレス端子１０５及び
マイクロプログラム格納ＲＡＭ１０１に供給するととも
に、メモリ選択端子１０８からハイレベルを出力する。
マイクロプログラム格納ＲＡＭ１０１は、アドレス生成
回路１０２が出力するアドレスで指定されたマイクロプ
ログラムデータをデータバス１２４を介して比較回路１
２１に出力する。

【００３０】比較回路１２１は、データ端子１０６に入
力されたデータと、マイクロプログラム格納ＲＡＭ１０
１が保持しているデータとの比較を行い、不一致を検出
した場合にエラー検出端子１２２からハイレベルを出力
する。アドレス生成回路１０２は順次アドレスを生成
し、マイクロプログラム格納ＲＡＭ１０１の読出しが全
て完了すると、メモリ選択端子１０８からハイレベルを
出力する。

【００３１】以上の様に本実施例は、書込んだマイクロ
プログラムデータの比較手段を備えているので、エラー
検出端子１２２が出力するレベルを確認するだけで、容
易に正常動作の確認を行うことができる。そのため信頼
性の高いシステムを簡単な構成で実現できるという効果
が有る。

【００３２】

【発明の効果】以上説明したように本発明は、マイクロ
プログラムデータを保存するメモリの制御に必要なアド
レス、メモリ選択信号をマイクロコンピュータ自身が生
成し出力してマイクロプログラムを読込む構成になって
いるので、マイクロプログラムの書込み制御のために外
部にプロセッサや、プロセッサ制御用のプログラムメモ
リを接続する必要が無く、システムの部品点数を削減
し、その実装面積を大幅に削減できるという効果があ
る。

【００３３】さらに、従来例のように外部にプロセッサ
を接続して使用する場合には、メモリから読出したマイ
クロプログラムデータを一度プロセッサ内のレジスタに
読込んで、その後でマイクロコンピュータに書込むとい
う処理にならざるをえないのに対して、本発明では、メ
モリが出力したマイクロプログラムデータを直接マイク
ロプログラム格納ＲＡＭに書込む構造となっているた
め、書込みに要する時間が従来の１／２以下に短縮され
るという際立った効果がある。さらに外部に接続するプ
ロセッサを制御するプログラムの開発が不要なことから
システム開発期間を短縮するという効果が有る。

【００３４】また、本発明は、マイクロプログラムをＲ
ＯＭに固定した場合に比べ外部にメモリを接続するとい
う負担のみで済むことから、評価用マイクロコンピュー
タに適用する以外に、通常の製品にも適用して実際の応
用装置に使用することが充分に可能である。この場合、
マイクロプログラムをＲＯＭに固定したマイクロコンピ
ュータに比べ、外部のメモリに保存するマイクロプログ
ラムを書き換えるだけで、マイクロコンピュータの基本
機能を容易に変更し得るという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例のマイクロコンピュータ
の構成を示すブロック図。

【図２】図１の動作を示すタイミングチャート。

【図３】図１を用いたシステムの構成例を示すブロック
図。

【図４】本発明の第２の実施例の構成を示すブロック
図。

【図５】図４の動作を示すタイミングチャート。

【符号の説明】

１０１ マイクロプログラム格納ＲＡＭ １０２ アドレス生成回路 １０３ アドレス選択回路 １０４，１２４ データバス １０５，１１４ アドレス端子 １０６，１１５ データ端子 １０７ マイクロシーケンサ １０８ メモリ選択端子 １０９ 動作モード選択端子 １１０ マイクロコンピュータ １１１ ＰＲＯＭ １１２ ＯＥ端子 １１３ ＣＥ端子 １２０ 切換回路 １２１ 比較回路 １２２ エラー検出端子 １２３ スイッチ素子

Claims (2)

【特許請求の範囲】
1. 【請求項１】 マイクロプログラム格納用ＲＡＭを有
   し、この格納用ＲＡＭに外部メモリからのマイクロプロ
   グラムを書込む手段を有するマイクロコンピュータにお
   いて、前記格納用ＲＡＭへのアドレスを生成し出力する
   アドレス生成手段と、前記外部メモリを選択する選択信
   号と前記外部メモリの出力タイミングを制御するタイミ
   ング信号の少なくとも一方を出力する手段と、前記マイ
   クロプログラムの書込み，読出しの動作モードに対応し
   て前記外部メモリが出力するデータを前記格納用ＲＡＭ
   に格納し、前記アドレスに対応した前記格納用ＲＡＭの
   データを外部に出力する手段とを有することを特徴とす
   るマイクロコンピュータ。
2. 【請求項２】 外部メモリが出力するデータと格納用Ｒ
   ＡＭが保持するデータとを比較する比較手段と、この比
   較手段からの比較結果をエラー検出信号として外部に出
   力する手段とを有する請求項１記載のマイクロコンピュ
   ータ。